微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教:关于nios和ram

请教:关于nios和ram

时间:10-02 整理:3721RD 点击:
本人欲在nios核外挂一个FPGA片内ram,不是builder内生成,是由megawirzad调一个altera自带的模块,想通过nios对ram实现读写及中断控制。本人新手,不知道怎么在顶层图把这两个模块连起来,通过nios的什么接口,以及中断和地址怎么分配,希望各位高手能给我指点一下,不胜感激!谢谢!

哪位高手指点一下,本人很急这个问题~ 谢谢了!

这个没做过,帮顶了,高手快来

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top