请教一个状态机的问题

我在学《VHDL芯片设计》这本书的时候遇到以下问题：
用Mealy Machine 设计一个当输入端 X 连续输入三个位后，在输出端Z就会自动产生这3个位的同位信号的电路。
即当输入端X连续输入3个位的电位时，如果此3个位中1的数量为：
（1）奇数个，则Z的输出为1；
（2）偶数个，则Z的输出为0.
我觉得书上画的状态图有误。书上的那个图我就先不弄上来了，我想看一下大家是怎么画这个状态图的。
请大家不吝赐教！在线等待中！谢谢！

顶上！大家帮帮忙啊！

大虾们，救命吖！

顶上去！

顶上！

一年以后

顶上！大家帮帮忙啊 。

顶上！大家不吝赐教啊！

图都不给，怎么解决啊
问题也要描述清楚才好回答

。。

顶上去！大家帮忙啊。

顶上！

用代码写就行，不用画图。
process
begin
wait until rising(clk);
if reset = '1' then
case me_state is
   when s0 =>
when s1 =>
when s2 =>
when others =>
end case;
else
end if;
end rpcoess;

这个书没看过,小编把图贴上来吧