VHDL file 和 block diagram/schematic file 什么区别啊？

请问，VHDL file 和 block diagram/schematic file 什么区别啊?
我现在正在学vhdl做FPGA，以前对编程FPGA的理解就是用VHDL等硬件描述语言来编程，把硬件的功能用语言描述出来，但最近发现我试验室的一些高手怎么都直接用block diagram/schematic file 而很少直接用VHDL file 呢?有什么区别啊?不是用VHDL语言吗，怎么成了用block diagram/schematic 去画图了?
谢谢，新手，进步中。

还有：
看别人编写VHDL文件时，在block diagram/schematic 里做一些 in 和 out 的链接，还加入一些block小方框。好像双击这些小方框可以写VHDL语言。为什么不直接都在VHDL editor里写呢?用block diagram/schematic 的目的是什么呢?
请大家详解，本人正在学VHDL，刚起步。谢谢了

自己顶一个
自己顶一个

目的就是觉得省力，明了，并且似乎不容易出错吧。
凭感觉，我觉得目前还不是一个好方法，请高手，尤其企业里的高手指点。

谢谢
我在另外一个帖子里问了，谢谢哈

xiexiexieixe