微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教一个关于FIFO的问题

请教一个关于FIFO的问题

时间:10-02 整理:3721RD 点击:
据我的理解,FIFO主要是应用与输入和输出的数据传输速率不一样的情况下,那么FIFO的读和写的频率肯定也一定是不同的呀,为什么还有同步FIFO和异步FIFO之说呢?请各位指教一下,谢谢啦

FIFO,可以只有一个时钟,也可以是双时钟。当然,一般常见的还是异步FIFO。
常见的同步FIFO,是单个时钟的。
而异步FIFO,一般是双时钟的。

不懂,帮顶了。

同步的fifo就是指读和写使用同一个时钟,但这并意味着读和写的速度是一致的,这只是一个运行时钟,真正的读和写必须等到有效的读和写信号电平来到。
而异步的fifo使用双时钟,另外俩者的操作延时是不样的,异步fifo在这方面比较繁琐,实际使用推荐同步fifo,具体可以下载Altera的参考书看一下。

补充一下,如果FIFO只是在同一时钟域作为数据缓冲,当然我们就用同步FIFO;但是当我们的FIFO要完成时钟域转换时,异步FIFO是必然的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top