请教系统延时的问题
时间：10-02
整理：3721RD
点击：
我设计的设计了一个系统，FPGA实现的，现在调试过程中需要将一个信号延时2ns，不知道怎么实现啊?希望大家指导一下不甚感激~
如果使用xillinx器件,是否可以考虑使用IDELAY进行延时?
可以手工加一些buffer，具体做法可以参考器件手册。我们以前试过。
比较麻烦的是buffer的时延不固定，与位置有关，需要多试几次。
还有要加一些约束，防止buffer被优化掉。
有可能的话做一个50Mhz的PLL—clock,寄存器打一次延时2ns，比较准确的延时。