微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 有谁做过4细分和辨向程序

有谁做过4细分和辨向程序

时间:10-02 整理:3721RD 点击:
有谁做过4细分和辨向程序?
光栅传感器输出两路相位相差为90°的方波信号A和B.如图l所示,用A,B两相信号的脉冲数表示光栅走过的位移量,标志光栅分正向与反向移动.四倍频后的信号,经计数器计数后转化为相对位置.计数过程一般有两种实现方法:一是由微处理器内部定时计数器实现计数;二是由可逆计数器实现对正反向脉冲的计数.



要产生上述波形

module test_encoder(
clk,
a,
b,
qh,
d);

input clk;
input a;
input b;
output d;
output qh;
reg qh1;
reg qh2;
reg qh3;
reg qh4 ;

reg[2:0] t1;
reg[2:0] t2;
reg[2:0] t3;
reg[2:0] t4;
reg[1:0] t5;
reg[1:0] t6;
reg[1:0] t7;
reg[1:0] t8;

reg d1;
reg d2;
reg d3;
reg d4;
always@(posedge[/email] clk)
  begin
   if(a)
    begin
     if(t5<=1)
      begin
       if(!b)
        begin
         qh1<=0;
        end
       else
        begin
         qh1<=1;
        end
       t5<=t5+1;
      end
    end
   else
    begin
     t5<=0;
     qh1<=1;
    end
  end
always@(posedge[/email] clk)
  begin
   if(b)
    begin
     if(t6<=1)
      begin
       if(a)
        begin
         qh2<=0;
        end
       else
        begin
         qh2<=1;
        end
       t6<=t6+1;
      end
    end
   else
    begin
     t6<=0;
     qh2<=1;
    end
  end
always@(posedge[/email] clk)
  begin
   if(!a)
    begin
     if(t7<=1)
      begin
       if(b)
        begin
         qh3<=0;
        end
       else
        begin
         qh3<=1;
        end
       t7<=t7+1;
      end
    end
   else
    begin
     t7<=0;
     qh3<=1;
    end
  end
always@(posedge[/email] clk)
  begin
   if(!b)
    begin
     if(t8<=1)
      begin
       if(!a)
        begin
         qh4<=0;
        end
       else
        begin
         qh4<=1;
        end
       t8<=t8+1;
      end
    end
   else
    begin
     t8<=0;
     qh4<=1;
    end
  end
always@(posedge[/email] clk)
  begin
   if(a)
    begin
     if(t1<=4)
      begin
       if(t1==4)
        begin
         d1<=1;
        end
       else
        begin
         d1<=0;
        end
       t1<=t1+1;
      end
     else
      begin
       d1<=0;
       t1<=t1;
      end
    end
   else
    begin
     d1<=0;
     t1<=0;
    end
  end
always@(posedge[/email] clk)
  begin
   if(b)
    begin
     if(t2<=4)
      begin
       if(t2==4)
        begin
         d2<=1;
        end
       else
        begin
         d2<=0;
        end
       t2<=t2+1;
      end
     else
      begin
       d2<=0;
       t2<=t2;
      end
    end
   else
    begin
     d2<=0;
     t2<=0;
    end
  end
always@(posedge[/email] clk)
  begin
   if(!a)
    begin
     if(t3<=4)
      begin
       if(t3==4)
        begin
         d3<=1;
        end
       else
        begin
         d3<=0;
        end
       t3<=t3+1;
      end
     else
      begin
       d3<=0;
       t3<=t3;
      end
    end
   else
    begin
     d3<=0;
     t3<=0;
    end
  end
always@(posedge[/email] clk)
  begin
   if(!b)
    begin
     if(t4<=4)
      begin
       if(t4==4)
        begin
         d4<=1;
        end
       else
        begin
         d4<=0;
        end
       t4<=t4+1;
      end
     else
      begin
       d4<=0;
       t4<=t4;
      end
    end
   else
    begin
     d4<=0;
     t4<=0;
    end
  end
assign d=(((d1||d2)||d3)||d4);
assign qh=(((qh1&&qh2)&&qh3)&&qh4);
endmod

支持一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top