微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 如何估计某个程序所耗的资源

如何估计某个程序所耗的资源

时间:10-02 整理:3721RD 点击:
请问怎样估计某段代码消耗了多少register和LUT啊?有其是LUT,register还可以大致数出来,LUT就不知道怎么算了。也不知道应该怎样优化代码,大家都有哪些优化的方法和经验啊?谢谢大家!

拿分走人

DC,ise,quartus从asic到fpga现在多有工具评估了

直接综合
直接综合看结果

综合过程很慢啊,而且如果能大致估计出来的话,就可以在综合之前就行优化了。
不然综合之后也不会优化啊

对于代码而言,寄存器的数目是确定的,组合逻辑电路的规模只有靠综合才能报出来,然后用P=1/2 *(C*V)^2 * f估算吧,功耗估算这个东西,误差在一个数量级内就算成功了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top