微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 问 七段译码器 的硬件连接问题

问 七段译码器 的硬件连接问题

时间:10-02 整理:3721RD 点击:
本人用VHDL语言编七段译码器
把二进制翻译成数码管代码
输出信号output为8位,
并在isp中建立VHDL module
这样输出线就一条,且是八位的,请问这样大家如何连硬件啊?上课时都一条线表示高低电位,然后只要分配管脚即可,但现在一条线代表多位。

本人刚学这些东东,可能用的词有点不专业,希望大家原谅

XXXX(x)

不太明白

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top