微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA去耦电容如何布局布线

FPGA去耦电容如何布局布线

时间:10-02 整理:3721RD 点击:
各位大神,请问FPGA去耦电容如何布局、布线?
1.根据文档,一般去耦电容的数量都少于电源引脚,那么去耦电容要放到哪些管脚旁边呢?
2.以下三种方案哪种好?
2.1电容放在PCB top层FPGA外围,用trace连到相应的FPGA电源引脚?
2.2电容放到PCB top层FPGA外围,用via连到相应的电源层?
2.3电容放到PCB bottom层FPGA背面,用via连到相应的电源层?
2.4电容放到PCB bottom层FPGA背面,用via连到相应的电源管脚?
PS 我看到过有把电容放到FPGA背面,布局呈一个十字的案例,也看过放到FPGA背面就近布在电源管脚旁的案例,所以有了以上疑问。@rousong1989

比如这种Xilinx的开发板,他的去耦电容布局在FPGA背面,布成十字,这种情况是电容通过via连到电源引脚上?还是通过via连到电源层上?


大神们,求解答呀!

去耦电容要尽量靠近管脚放置

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top