微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA序列检测问题

FPGA序列检测问题

时间：10-02 整理：3721RD 点击：

有端口a[4:0]在每个时钟上升沿输入数据，要在这些连续的数据中找出“1011”，当检测到“1011”时，端口b输出高电平，未检测到“1011”时，b端口输出低电平。这个要怎么做啊?

跟着后面学知识

看看书把，序列检测是很基础的

上一篇：Modelsim的安装闪退问题
下一篇：昨天参加一个FPGA笔试，遇到了几个问题

FPGA 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top