微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE可以将.sch文件转化为.v文件吗？

ISE可以将.sch文件转化为.v文件吗？

时间：10-02 整理：3721RD 点击：

单位之前的项目一直用原理图做开发，现在觉得不宜进行大型开发，想把之前的工程里的文件全部转化为verilog代码，即将原有的.sch文件转化为.v文件，ISE有这种自动转化的功能吗?还是有别的方法?

上一篇：ep1c6q240c6l 中
下一篇：跟着小狂玩RicoBoard之三种方法玩转GPIO第一篇

FPGA ISE 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top