ISE可以将.sch文件转化为.v文件吗？

单位之前的项目一直用原理图做开发，现在觉得不宜进行大型开发，想把之前的工程里的文件全部转化为verilog代码，即将原有的.sch文件转化为.v文件，ISE有这种自动转化的功能吗?还是有别的方法?