做FPGA工程师需要掌握SystemVerilog吗？

在某大型科技公司的招聘网站上看到招聘逻辑硬件工程师需要掌握SystemVerilog语言，
感觉SystemVerilog语言是用于ASIC验证的，
那么做FPGA工程师有没有必要掌握SystemVerilog语言呢?

看你工作方向了，如果是IC这边的就需要一些，如果是通信视频啥的 就不需要了！

需要

66666666

请问你现在是在工作呢?还是上学?经常要用SystemVerilog吗