微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 比较器输出电平与FPGA连接问题

比较器输出电平与FPGA连接问题

时间:10-02 整理:3721RD 点击:
我比较器输出高电平2.5V,低电平0.4V;我的FPGA供电是3.3V,利用的芯片是CYCLONE II系列。
请问下各位高人,如果我比较器输出直接连接FPGA管脚,FPGA会自动将2.5V识别为高电平吗?还是输入电平必须是3.3V才可能被FPGA识别为高电平?
谢谢!

2.5V能够检测为高电平

楼上+1

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top