求指点我ds18b20用verilog写的代码老是不对

1. module ds18b20_control_module(
   
2.         input clk,
   
3.         input rst_n,
   
4.         
   
5.         output [15:0]Temper,
   
6.         output read_finish,
   
7.         
   
8.         inout DQ,
   
9.         input Start
   
10. );
    
11.         reg [15:0]rTemper;
    
12. 
    
13.         
    
14. //DQ三态
    
15.         reg rDQ;
    
16.         reg isRead;
    
17.         assign DQ = isRead?1'bz:rDQ;
    
18. 
    
19. //1us 定时和计数器
    
20.         reg [5:0] time_1us_cnt;
    
21.         reg isCount;
    
22.         always @(posedge clk or negedge rst_n)
    
23.                 if(！rst_n)
    
24.                         time_1us_cnt <= 6'd0;
    
25.                 else if(time_1us_cnt == 6'd49)
    
26.                         time_1us_cnt <= 6'd0;
    
27.                 else if(isCount)
    
28.                         time_1us_cnt <= time_1us_cnt + 1'b1;
    
29.                 else if(！isCount)
    
30.                         time_1us_cnt <= 6'd0;
    
31.         
    
32.         reg [10:0]time_cnt;
    
33.         reg [10:0]Times;
    
34.         always @(posedge clk or negedge rst_n)
    
35.                 if(！rst_n)
    
36.                         time_cnt <= 11'd0;
    
37.                 else if(time_cnt == Times)
    
38.                         time_cnt <= 11'd0;
    
39.                 else if(isCount && time_1us_cnt == 6'd49 )
    
40.                         time_cnt <= time_cnt + 1'b1;
    
41.                 else if(！isCount)
    
42.                         time_cnt <= 11'd0;
    
43.         
    
44. //1S定时器        
    
45.         reg [25:0]time_1s_cnt;
    
46.         always @(posedge clk or negedge rst_n)
    
47.                 if(！rst_n)
    
48.                         time_1s_cnt <= 26'd0;
    
49.                 else if(time_1s_cnt == 26'd49_999_999)
    
50.                         time_1s_cnt <= 26'd0;
    
51.                 else if(isCount)
    
52.                         time_1s_cnt <= time_1s_cnt + 1'b1;
    
53.                 else if(！isCount)
    
54.                         time_1s_cnt <= 26'd0;
    
55.         
    
56.                         
    
57.                         
    
58. //状态机
    
59.         reg [2:0]state;
    
60.         reg ack;
    
61.         reg flag_r;
    
62.         parameter IDLE = 3'd0;
    
63.         parameter RESET = 3'd1;
    
64.         parameter RECEIVE = 3'd2;
    
65.         parameter WRITE_ROM = 3'd3;
    
66.         parameter WRITE_COMMAND_44 = 3'd4;
    
67.         parameter WRITE_COMMAND_BE = 3'd5;
    
68.         parameter WAIT = 3'd6;
    
69.         parameter READ = 3'd7;
    
70.         reg [3:0]bit_counter;
    
71.         reg [3:0]i;
    
72.         reg [3:0]j;
    
73.         reg [7:0]command;
    
74.         reg read_finish_r;
    
75.         reg command_finish;
    
76.         reg [15:0]ds18b20_read_data;
    
77.         
    
78. 
    
79.         
    
80.         always @(posedge clk or negedge rst_n)
    
81.                 if(！rst_n)
    
82.                         begin
    
83.                                 state <= 3'd0;
    
84.                                 rTemper <= 16'd0;
    
85.                                 isCount <= 1'b0;
    
86.                                 rDQ <= 1'b1;
    
87.                                 isRead <= 1'b0;
    
88.                                 ack <= 1'b1;
    
89.                                 command <= 8'd0;
    
90.                                 flag_r <= 1'b0;
    
91.                                 i <= 4'd0;
    
92.                                 j <= 4'd0;
    
93.                                 bit_counter <= 4'd0;
    
94.                                 read_finish_r <= 1'b0;
    
95.                                 command_finish <= 1'b0;
    
96.                                 ds18b20_read_data <= 16'd0;
    
97.                                 
    
98.                         end
    
99.                 else
    
100.                         case(state)
     
101.                                 IDLE:begin
     
102.                                         if(Start) state <= RESET ;
     
103.                                 end
     
104.                                 
     
105.                                 //复位
     
106.                                 RESET:begin
     
107.                                         if(time_cnt == Times)begin isCount <= 1'b0;state <= RECEIVE; end
     
108.                                         else  begin isCount <= 1'b1;isRead <= 1'b0;rDQ <= 1'b0;Times <= 600;  end
     
109.                                 end
     
110.                                 
     
111.                                 //接收
     
112.                                 RECEIVE:begin
     
113.                                         if(time_cnt == 90) begin ack <= DQ;  end
     
114.                                         else if(time_cnt == 580)begin
     
115.                                                 isCount <= 1'b0;
     
116.                                                 if(ack == 1'b0) begin state <= WRITE_ROM; end
     
117.                                                 else state <= IDLE ;
     
118.                                         end
     
119.                                         else begin isCount <= 1'b1; Times <= 600; isRead <= 1'b1;rDQ <= 1'b1;end
     
120.                                 end
     
121.                                 
     
122.                                 //写cc指令
     
123.                                 WRITE_ROM:begin
     
124.                                         case(i)
     
125.                                                 0:
     
126.                                                         begin isRead <= 1'b0;isCount <= 1'b1;Times <= 11'd100; i <= i + 1'b1;command <= 8'hcc;end
     
127.                                                 1:
     
128.                                                         if(time_cnt == 2)begin i <= i +1'b1; end
     
129.                                                         else         rDQ <= 1'b0;
     
130.                                                 2:
     
131.                                                         if(time_cnt == 90)i <= i +1'b1;
     
132.                                                         else rDQ <= command[bit_counter];
     
133.                                                 3:
     
134.                                                         if(time_cnt == 100) begin isCount <= 1'b0; i <= i + 1'b1;   end
     
135.                                                         else         rDQ <= 1'b1;
     
136.                                                 4:
     
137.                                                         if( bit_counter == 7)begin bit_counter <= 4'd0; i <= i + 1'b1;  end
     
138.                                                         else begin bit_counter <= bit_counter + 1'b1; i <= 4'd0; end
     
139.                                                 5:
     
140.                                                         begin        command_finish <= 1'b1;i <= i + 1'b1;   end
     
141.                                                 6:
     
142.                                                         begin        
     
143.                                                                         if(flag_r == 1'b0)begin  state <= WRITE_COMMAND_44;command_finish <= 1'b0; i <= 4'd0; end
     
144.                                                                         else if( flag_r == 1'b1)begin state <= WRITE_COMMAND_BE;command_finish <= 1'b0; i <= 4'd0;end
     
145.                                                         end
     
146.                                         endcase
     
147.                                 end
     
148.                                 
     
149.                                 //写44转换
     
150.                                 WRITE_COMMAND_44:begin
     
151.                                         case(i)
     
152.                                                 0:
     
153.                                                         begin isRead <= 1'b0;isCount <= 1'b1;Times <= 11'd100; i <= i + 1'b1;command <= 8'h44;end
     
154.                                                 1:
     
155.                                                         if(time_cnt == 2)begin i <= i +1'b1; end
     
156.                                                         else         rDQ <= 1'b0;
     
157.                                                 2:
     
158.                                                         if(time_cnt == 90)i <= i +1'b1;
     
159.                                                         else rDQ <= command[bit_counter];
     
160.                                                 3:
     
161.                                                         if(time_cnt == 100) begin isCount <= 1'b0; i <= i + 1'b1;   end
     
162.                                                         else         rDQ <= 1'b1;
     
163.                                                 4:
     
164.                                                         if( bit_counter == 7)begin bit_counter <= 4'd0; i <= i + 1'b1;  end
     
165.                                                         else begin bit_counter <= bit_counter + 1'b1; i <= 4'd0; end
     
166.                                                 5:
     
167.                                                         begin        command_finish <= 1'b1;i <= i + 1'b1;   end
     
168.                                                 6:
     
169.                                                         begin        command_finish <= 1'b0; state <= WAIT ; i <= 4'd0;end
     
170.                                         endcase
     
171.                                 end
     
172.                                 
     
173.                                         WRITE_COMMAND_BE:begin
     
174.                                                 case(i)
     
175.                                                         0:
     
176.                                                                 begin isRead <= 1'b0;isCount <= 1'b1;Times <= 11'd100; i <= i + 1'b1;command <= 8'hBE;end
     
177.                                                         1:
     
178.                                                                 if(time_cnt == 2)begin i <= i +1'b1; end
     
179.                                                                 else         rDQ <= 1'b0;
     
180.                                                         2:
     
181.                                                                 if(time_cnt == 90)i <= i +1'b1;
     
182.                                                                 else rDQ <= command[bit_counter];
     
183.                                                         3:
     
184.                                                                 if(time_cnt == 100) begin isCount <= 1'b0; i <= i + 1'b1;   end
     
185.                                                                 else         rDQ <= 1'b1;
     
186.                                                         4:
     
187.                                                                 if( bit_counter == 7)begin bit_counter <= 4'd0; i <= i + 1'b1;  end
     
188.                                                                 else begin bit_counter <= bit_counter + 1'b1; i <= 4'd0; end
     
189.                                                         5:
     
190.                                                                 begin        command_finish <= 1'b1;i <= i + 1'b1;   end
     
191.                                                         6:
     
192.                                                                 begin        command_finish <= 1'b0; state <= READ ; i <= 4'd0; end
     
193.                                                 endcase
     
194.                                         end
     
195.                                 //等待1s
     
196.                                 WAIT:begin
     
197.                                         if(time_1s_cnt == 26'd49_999_999&&flag_r == 1'b0)begin state <=RESET;flag_r <= 1'b1;isCount <= 1'b0;  end
     
198.                                         else begin isCount <= 1'b1; end
     
199.                                 end
     
200.                                 //读取
     
201.                                 READ:begin
     
202.                                         case(j)
     
203.                                                 0:
     
204.                                                         begin isCount <= 1'b1;Times <= 11'd100; j <= j + 1'b1;flag_r <= 1'b0;end
     
205.                                                 1:
     
206.                                                         if(time_cnt == 2) j <= j +1'b1;
     
207.                                                         else begin isRead <= 1'b0;rDQ <= 1'b0;end
     
208.                                                 2:
     
209.                                                         if(time_cnt == 90) j <= j +1'b1;
     
210.                                                         else if(time_cnt == 14)begin ds18b20_read_data <= {DQ,ds18b20_read_data[15:1]};  end
     
211.                                                         else isRead <= 1'b1;
     
212.                                                 3:
     
213.                                                         if(time_cnt == 100) begin isCount <= 1'b0; j <= j + 1'b1;   end
     
214.                                                         else begin isRead <= 1'b0;rDQ <= 1'b1;end
     
215.                                                 4:
     
216.                                                         if( bit_counter == 15)begin bit_counter <= 4'd0; j <= j + 1'b1;  end
     
217.                                                         else begin bit_counter <= bit_counter + 1'b1; j <= 4'd0; end
     
218.                                                 5:
     
219.                                                         begin        read_finish_r <= 1'b1;j <= j + 1'b1; end
     
220.                                                 6:
     
221.                                                         begin        
     
222.                                                                  state <= IDLE ; read_finish_r <= 1'b0;rTemper <= ds18b20_read_data ;
     
223.                                                         end
     
224. 
     
225.                                         endcase
     
226.                                 end
     
227.                         endcase
     
228.                         
     
229. 
     
230.         assign Temper = rTemper ;
     
231.         assign read_finish = read_finish_r;
     
232.         
     
233. 
     
234. 
     
235. endmodule
     

已退回5积分