微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 网络模块电路设计问题

网络模块电路设计问题

时间:10-02 整理:3721RD 点击:
最近在看到一个嵌入式硬件电路设计中网络部分电路是这样的:ARM9由于没有集
成MAC层,是用IO口直接与DM9000相连,达到目的。我就搞不懂这样设计的原理
是怎么样的?因为我的理解是CPU内嵌MAC控制器,外加PHY芯片才能实现。

应该是用软件来模拟MAC层的时序,从而与物理层通信,但有点疑问的是MAC层时序如此复杂,软件模拟难度是不是很大?

DM9000集成MAC+PHY.  CPU无MAC需用DM9000,如集成MAC。只需加PHY就好了

用总线的方式和DM9000进行通信

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top