这个是什么原因呀！ise仿真找不到错误呀！

6分频器
源文件：
entity xt6_4 is        
port(clk: in std_logic;
         out2:out std_logic);
end xt6_4;
architecture Behavioral of xt6_4 is
begin
        process(clk)
                variable count2:integer range 0 to 7;
                variable outp:std_logic;
                begin
                 if(clk'event and clk = '1')then
                 count2 := count2+1;
                 if(count2 = 3)then
                outp := NOT outp;
                count2 := 0;
                end if;
         end if;
       out2 clk,
          out2 => out2
        );
   -- Clock process definitions
   clk_process :process
   begin
                clk <= '0';
                wait for clk_period/2;
                clk <= '1';
                wait for clk_period/2;
   end process;
END;
没有输出。
感觉没有什么错误呀！下面附图，错误结果。

输出不显示呀

我也是新手，。