微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 调用IP核时,多个通道时,软件自己产生的例化文件无法综合

调用IP核时,多个通道时,软件自己产生的例化文件无法综合

时间:10-02 整理:3721RD 点击:
当我调用triple speed ethernet或10G-BaseR时,例化一个口时可以,我想同时用一个IP例化多个端口,这时软件生成的IP和自己命的名字就有问题,例如例化中出现rx_data_1[7..0]和rx_data_11[7..0]时,什么都不做,综合时软件就会报告错误说rx_data_10什么的重复,这个该如何解决啊,谢过各位大神了。我是在13.0下,器件时Stratix V的

名称最后一个字符最好不要用数字,编译器会和总线比特数混淆;你可以把最后一个数字放在中间

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top