半导体产业的十年巨变

目前做芯片的制造商都面临要作困难的决定。跟踪先进制程？还是”不”？事实上今天看到的凡是最先进的工艺节点，都由英特尔首先突破，此后才有10%的AASP芯片设计跟随它。10%不是一个随便的数字，而是表示10%的产品要实现量产，满足市场需要。在130nm时许多制造商紧紧追赶，几乎谁都不愿落后。但是到90/65nm时发现ASSP产品己经有2年的滞后，很大程度上取决于代工的工艺能力。到32nm时发现与英特尔出该产品的时间己经有4年的差距。因为代工的兴趣点（sweetspot），或者AASP及ASIC的兴趣点总在全球最先进的工艺制程之后，即消费电子产品市场，包括手机等的需求在开初时不会采用最先进的工艺制程，只有当市场需求的量上来后，才会考虑釆用最先进制程来获得更多的利益。

衡量尺寸缩小的效果用每个栅的平均成本来考虑，到22纳米时可能出现逆转，而开始上升。由此业界开始质疑，尺寸还会继续缩小？看来摩尔定律接近终点时关键不一定在技术上能否实现，而是更主要从经济层面，考虑尺寸缩小所需要的投入，及它的回报率在哪里？

在半导体制造工艺中尽一切可能延伸光学的缩微方法寿命是十分重要，尽管无论EUV或者EB电子束，由于波长短十分诱人，但是要达到工业化量产水平，尚需时间。所谓“远水解决不了近渴”。因此目前193nm浸入式，加上两次（甚至4次）图形曝光技术及DFM技术等来实现缩微是现实的解决方案。据目前的实践，上述方法己经能实现22-20nm水平，但是能不能突破14nm，尚难预料，因此14nm可能是个拐点。

不过近期也有好的消息，据设备大厂应用材料公司在它的Q2财务会上透露，英特尔己准备为14nm设备下订单。

另外，近期英特尔、台积电等都声言半导体技术可达7nm、5nm，相信并非是忽悠，因为从EUV的波长14nm及BEUV的波长仅6.8nm，在实验室环境下实现7nm、5nm，是完全可能。但是其中有两个方面必须考虑，一个方面是由于光学光刻技术己走到尽头，必须要采用EUV或者EB电子束等下一代缩微技术，另一方面是这些方法从理论上都是可行的，然而实现工业化量产尚有诸多关键技术与配套材料需要解决。因此未来的技术都必须把成本考虑及投资回报率放在首位，经济上的可行性更显关键。

硅片尺寸的过渡

汇总历史数据及预测来观察全球硅片尺寸的过渡趋势。由于未来全球半导体业仍有6-7%的年均增长率来推动工业成长。当假设450mm硅片在2017年开始依较快速率的增长，与300mm硅片的交替点可能在2023年附近。

从图中看到150mm硅片在1999年左右开始下降，200mm硅片在2009年左右开始下降，表明接近10年为一个硅片尺寸周期。按理2019年应该开始450mm与300mm交替，可能由于全球大环境与定律趋向终结等原因推迟了更替。另外OEM估计为什么全球200mm硅片至今仍非常稳定，有两个因素：1）那些己经全折旧完的fab能实现盈利。虽然有些产品的ASP持续下降，但是这些fab仍能支撑它；2）现在许多200mm fab开始转向LED、MEMS与功率器件生产。

另外，目前全球一半以上的fab产能超过10年以上，其中依200mm及300mm硅片fab为主。问题是如何支持这些老旧fab及设备能够满足日益增长的市场需求

2011年日本大地震引发出许多老旧150mm、200mm fab及备件问题。

老旧fab有两个方面的问题：1）设备年久，很难再得到备件与技术支持。这也是为什么现在要提出设备老化的对策；2）开展设备能力的提高及再利用计划。把现有的设备延长使用寿命，或者转移至LED、MEMS等器件生产。

英特尔于2002年在俄勒冈州兴建它的第一条12英寸生产线DIC。

3D封装与TSV最新进展

在3D的设备等尚未准备好之前，2.5D，利用interposes转接板是个捷径，问题是转接板的成本是多少？目前转接板的材料有两种选择，硅与玻璃。玻璃肯定便宜，但是它的线的间距和TSV的通孔直径受到限制。所以可能分成两类市场，高端用硅，如微处理器，需要高密度，1微米线与间距。而如RF等低端器件就用玻璃。

Globalfoundries的ECTC主席McCann认为目前TSV尚未量产，然而己在RF射频器件中广泛应用，原因它们釆用背面接触。下一个存储器将采用TSV量产，越来越多的存储器将釆用堆叠封装（SSI）。对于存储器制造商它们在生产线上就能采用TSV技术实现堆叠封装，它不需要外部标准就能完成。再下一个是大量的I/O，不管是I/O的变种，还是I/O2，未来每个应用处理器都会在它的顶部带有大量的I/O DRAM。McCann表示此种结构从2013年开始，到2014年采用20纳米的产品会得到工业应用。接下来与此关系很大的就是