CDMA反向链路波形发生器的设计

这一实现只用了5个EXOR结构，而一个完全的模块化实现需要14个EXOR结构。这展示了如何用Verilog仅对所需的逻辑进行合成。

在此需要指出另外两点，最大长度PN发生器不允许在移位寄存器中出现表示只有恒定的低状态输出的全零。一个健全的设计应该包括全零探测逻辑并在需要的时候插入一个"1"。

需要注意的另一点是，最大长度PN发生器在整个序列0的个数和1的个数之间实现了几乎完美的平衡。1的个数比0的个数多1个。这将产生一个小的DC偏移，它有可能扰乱无线装置中混频器或调制器的工作。标准的CDMA在序列中插入一个额外的0状态强制实现DC平衡以保持调制器的正常工作。

图4. CDMA发生器原理图

图4中没有给出支持编程的电路内部细节。这个额外的小电路安装在10引脚的连接头上，使用特殊的电缆连接到PC机的并行的打印端口。在基于Windows®的PC机上运行Cypress Semiconductor的特殊软件，将比特配置文件下载到CY37256中。这是实现数字系统的有力手段。它可以快速地发现代码中的错误，对CPLD进行在线重新编程也很简单，可以很快恢复测试。

结果

使用包括输出低通滤波器在内的整个CDMA反向链路发生器测试MAX2361在CDMA应用中的ACPR，用Agilent E4433B作为CDMA基带I/Q信号源进行同样的测试。由两种不同的信号源得到的ACPR结果非常接近；差别在±0.5dB以内。在此，不能对输出滤波器对ACPR测试结果的重要性进行详细阐述，这将是另一篇应用笔记的主题。

参考文献与资料来源

R.C. Dixon, Spread Spectrum Systems. New York: John Wiley & Sons, 1976 David P. Whipple, "North American Cellular CDMA", Hewlett-Packard Journal, December 1993, pp. 90-97 Ken Coffman, Real World FPGA Design with Verilog. Upper Saddle River: Prentice Hall PTR, 1999, ISBN 0-13-099851-6 Samir Palnitkar, Verilog HDL, A Guide to Digital Design and Synthesis Sunsoft Press/Prentice Hall, 1996, ISBN 0-13-451675-3 Special thanks to Lane Hauck at Cypress Semiconductor for his advice and guidance in learning Verilog and the nuances of CPLD design. Special thanks for Dave Devries of Maxim Integrated for his collaboration and certain key insights during this project.