利用直接数字频率合成技术提升无杂散动态范围性能
求的对消信号电平。不过,DAC所产生的正弦信号的幅值取决于频率。这种与频率间的相关性是确定性的,而且由sin(x)/x (或sinc)的响应特性所决定。因为对消正弦信号是在DAC的输入端产生的,其幅值必须按比例缩放,以补偿DAC的sinc响应特性。所需要的缩放因子为

因此,所需要的对消信号的幅值与DAC满量程输入之间的相对关系由下面的公式给出。该量代表了产生一个具有恰当幅值的对消正弦信号时所需的DAC满量程输入所占的比重。

实际的幅值调节代码,ASCALE(见图3),取决于DAC分辨率(D bit)以及对消DDS分辨率(S bit)。一旦输入适当的幅值代码,杂散和对消信号的幅值将实现很好的匹配。
虽然频谱分析仪有助于确定ASCALE值,它却未能提供关于原始正弦信号和相应产生的杂散分量之间的相位关系的任何线索。因此,我们需要采用试错法来获得用于对消DDS的适当的相位代码。
这种杂散削减技术的使用提供了抑制最差情形下杂散分量的方法,该最差情形通常由二次和三次谐波分量所造成。于是,宽带SFDR可以得到显著的改善。事实上,对于谐波相关的杂散分量来说,该技术的特性类似于一个完美的陷波滤波器。这可以大大简化DAC输出端的滤波要求,从而减少元器件的数量并节省成本。
应该注意到,该降低杂散分量的方法是在最近DDS技术进步的辅助下实现的。新的算法和架构已经降低了功耗和杂散分量水平。未来的DDS将继续遵循其低功耗化和降低杂散分量的趋势发展,为DDS作为系统设计的一个关键构建模块的广泛应用铺平道路。
本文重点介绍了相消干涉的原理以及如何利用DDS电路来实现该技术。本文的第二部分将继续专注于如何利用AD9912来实现,这是一款具有2个杂散抑制通道的低功耗1GSPS DDS。文中将展示如何根据元件间轻微的波动来进行平均化抑制。文中还将讨论在电压和温度变化条件下的稳定性。
频率合成 相关文章:
- 基于FPGA和频率合成器的GPS信号源的设计(09-29)
- MAX2902与外部频率合成器结合使用方法(04-20)
- 基于ADF4106的锁相环频率合成器(08-07)
- 直接数字频率合成器设计(04-27)
- 利用7GHZ频率合成器实现快速锁定、高灵敏度的IF调谐无线接收机(05-30)
- 选择PLL频率合成器时,这些关键性能参数必须考虑(06-22)
