高速ADC时钟抖动及其影响的研究

3 改进措施

由上述分析可知，要降低时钟抖动，关键在于提高时钟信号的边沿斜率，产生近似于方波的时钟信号，具体可以从以下几个方面着手：

(1)使用步进变换器方法，正弦时钟信号经过步进变换器后产生类似于方波的时钟信号。

(2)外加门电路作为比较器把正弦时钟信号方波化。这种方法可以减少N1和N2的影响但是带来的问题是在比较器的输入端N1和N2的平衡性问题。市场上ADC的时钟抖动都比较小，但这些数据都是基于输入信号是方波的假设下得出的，如果使用正弦时钟信号抖动则明显增大。

(3)采用一个具有方波输出的低抖动的时钟源。例如使用电压控制晶体振荡器(比如CDC7005)。但是使用这种电路要受到VCXO的相位噪声质量和CD7005所附加的恶化的限制。不过该电路节省了一个转换器来产生差分时钟。

(4)外部加带通滤波器可以消除时钟信号的抖动，然而，滤波器的幅值衰减降低了时钟的幅度，降低了边沿斜率，增大N1和N2的影响。所以需要在滤波器前面加上放大器或者步进变换器来降低这种趋势。

本文从ADC的输入信号及时钟源的自身参数着手，分析输入信号幅值、频率、采样频率对时钟抖动及ADC信噪比的影响，根据ADC手册数据提供的信息给出时钟抖动的计算方法，并对计算结果进行验证，进而提出减少时钟抖动方法。这种时钟抖动的计算方法不需要外设电路，而且综合考虑了时钟电路的各种噪声源的影响，计算方法简便，而且比较精确。该研究结果为ADC外部电路设计和ADC选型提供了理论依据。