9位100 MSPS流水线结构A／D转换器的设计

    模拟输入电压VINH，VINL驱动一对互补的射极跟随器(折叠单元)，输出一对折叠信号VXH，VXL。VXH，VXL分别跟随VINH，VINL中电压较高的一个和较低的一个，这样就完成了输入信号的折叠。信号的共模电平由平移单元调整，平移单元由平移电阻R1(R2)及跟随器Q1。(Q2)组成，最终得到输出信号VOH，VOL。VINH，VINL还通过折叠单元放大后输入预放大比较器产生格雷码数字信号，并完成格雷码二进制码转换。  A／D转换器的子ADC实现模拟信号量化为格雷码的同时，实现格雷码向二进制码的转换，所以在转换过程中模拟信号必须在格雷码被锁存之前全部被折叠单元处理完毕。这里的折叠单元都是以射极跟随器为基础构成的，所以整个折叠转化过程很快。由于折叠单元的增益为一，模拟信号通过跟随器完成折叠之后振幅减半。

2 三级流水线A／D转换器电路仿真与分析
    该转换器采用Zarlink 0．6 μm双多晶互补双极工艺实现。NPN管，PNP管特性频率分别可以达到25 GHz和19 GHz，完全满足电路性能要求。并使用Cadence Spectre电路仿真软件对电路进行仿真验证。
    经Spectre仿真验证，T／H电路在-40～+100℃内均能正常工作。图6是典型工艺条件下，输入信号频率为10 MHz、幅度为2 V时，采样／保持电路的输出波形。图6中，在保持阶段保持电压的变化很小，其变化量不大于70μV，故该电路完全满足9位的精度要求。

    图7是采样频率为100 MHz，输入信号在幅度为2．2 V、频率为25 MHz情况下，对输出信号做离散傅里叶变换(DFT)得到的频谱图。由图可知，输入信号频率为25 MHz时无杂散动态范围(SFDR)为97．84 dB，完全满足设计要求。
    图8是9位100 MSPS三级流水线A／D转换器整体电路图，采样时钟CP频率为100 MHz，输入信号为一个上升的斜波的正弦波，峰峰值为2．2 V。图9和图10分别为A／D转换器的瞬态仿真结果和动态仿真结果。

    由仿真结果可以看出，电路具有良好的线性度，在整个输入范围内鲜见误码。典型的DNL为0.7LSB，INL为2.0LSB，满足电路设计要求。

3 结语
    本文设计了一个9位100 MHz低功耗流水线A／D转换器电路。该A／D转换器采用开环结构的采样保持电路提高了输入带宽，使用折叠结构子ADC，简化了电路结构，减小了芯片面积和功耗。该ADC有效输入带宽达到100 MHz。在奈奎斯特频率范围内，整个ADC的有效位数始终高于10位。在100 MHz采样频率下，电路的功耗仅为650 mW。