逐次逼近型 ADC：确保首次转换有效

简介
最高 18 位分辨率、10 MSPS 采样速率的逐次逼近型模数转换 器(ADC)可以满足许多数据采集应用的需求，包括便携式、工 业、医疗和通信应用。本文介绍如何初始化逐次逼近型 ADC 以实现有效转换。

逐次逼近型架构
逐次逼近型ADC由4个主要子电路构成：采样保持放大器(SHA)、 模拟比较器、参考数模转换器(DAC)和逐次逼近型寄存器(SAR)。 由于 SAR 控制着转换器的运行，因此，逐次逼近型转换器一般 称为SAR ADC。

图 1 基本 SAR ADC 架构

在上电和初始化之后，CONVERT 上的一个信号会启动转换。 开关闭合，将模拟输入连接至 SHA，后者获得输入电压。当开 关断开时，比较器将确定模拟输入（此时存储于保持电容）是 大于还是小于 DAC 电压。开始时，最高有效位(MSB)开启， 将 DAC 输出电压设为中间电平。在比较器输出建立之后，如 果 DAC 输出大于模拟输入，逐次逼近寄存器将关闭 MSB；如 果输出小于模拟输入，则会使其保持开启。下一个最高有效位 会重复这一过程，如果比较器确定 DAC 输出大于模拟输入， 则关闭 MSB；如果输出小于模拟输入，则会使其保持开启。 这个二进制搜索过程将持续下去，直到寄存器中的每一位都测 试完毕为止。结果得到的 DAC 输入是采样输入电压的数字近 似值，并由 ADC 在转换结束时输出。

与 SAR转换代码相关的因素
本文将讨论与有效首次转换相关的下列因素：

• 电源顺序(AD765x-1)
• 访问控制(AD7367)
• RESET (AD765x-1/AD7606)
• REF_IN/REF_OUT (AD765x-1)
• 模拟输入建立时间(AD7606)
• 模拟输入范围(AD7960)
• 省电/待机模式(AD760x)
• 延迟（AD7682/AD7689、AD7766/AD7767）
• 数字接口时序

电源序列
些采用多个电源的ADC拥有明确的上电序列。AN-932 应用笔 记电源序列列为这些ADC电源的设计提供了良好的参考。应该特别 注意模拟和参考输入，因为这些一般不得超过模拟电源电压0.3 V 以上。 因此， AGND – 0.3 V < V_IN < V_DD + 0.3 V 且 AGND – 0.3 V < V_REF < V_DD + 0.3V。 模拟电源应在模拟输入或基准电压之前开启， 否则，模拟内核可能会以闩锁状态上电。类似地，数字输入应在 DGND − 0.3 V和V_IO + 0.3 V之间。I/O电源必须在接口电路之前 （或与其同时）开启，否则，这些引脚上的ESD二极管可能变成 正偏，而且数字内核可能以未知状态上电。

电源斜坡过程中的数据访问
在电源稳定之前不得访问ADC，因为这样可能使其进入未知状 态。在图 2 所示例子中，主机FPGA正在尝试从AD7367 读取数 据，而DV_CC正在斜升，结果可能使ADC进入未知状态。

图 2 在 DV_CC 斜升过程中读取数据

通过复位实现 SAR ADC初始化
许多SAR ADC（如AD760x和AD765x-1）在上电后需要通过 RESET来实现初始化。在所有电源都稳定之后，应施加一个指定 的RESET脉冲，以确保ADC以预期状态启动，同时使数字逻辑控 制处于默认状态，并清除转换数据寄存器。上电时，电压开始在REF_IN/REF_OUT 引脚上建立，ADC进入采集模式，同时配置用户 指定模式。完全上电后，AD760x应看到一个上升沿RESET将其 配置为正常工作模式。RESET高脉冲宽度典型值为50nss。

建立基准电压
ADC 将模拟输入电压转换成指向基准电压的数字代码，因此， 基准电压必须在首次转换前稳定下来。许多 SAR ADC 都有一 个 REF_IN/REF_OUT 引脚和一个 REF 或 REFCAP 引脚。外部基 准电压可能会通过 REF_IN/REF_OUT 引脚过驱内部基准电压源， 或者，内部基准电压源可能会直接驱动缓冲。REFCAP 引脚上的电容会使内部缓冲输出去耦，而这正是用于转换的基准电压 源。图 3 所示为 AD765x-1 数据手册中的参考电路示例。

图 3 AD765x-1 参考电路

确保 REF 或 REFCAP 上的电压在首次转换之前已建立。压摆 率和建立时间因不同的储能电容而异，如图 4 所示。

图 4 AD7656-1 REFCAPA/B/C 引脚在不同电容下的电压斜坡

另外，设计不佳的参考电路可能导致严重的转换错误。参考电路 问题最常见的表现是"粘连"代码，其原因可能是储能电容的尺 寸和位置、驱动强度不足或者输入存在大量噪声。 精密逐次逼近 型ADC的基准电压源设计 计作者：Alan Walsh (模拟对话第47卷第 2期，2013年)详细讨论了SAR ADC的基准电压源设计。

模拟输入建立时间
对于多通道、多路复用应用，驱动器放大器和 ADC 的模拟输 入电路必须使内部电容阵列以 16 位水平(0.00076%)建立满量 程阶跃。不幸的是，放大器数据手册一般将建立精度指定为 0.1%或 0.01%。指定的建立时间可能与 16 位精度的建立时间 显著不同，因此选择驱动器之前应进行验证。