采用DSP的铁路道口图像监控系统设计
时间:02-01
来源:
点击:
目前,铁路道口基本有这样3种类型:有人看管、有人监护和无人看守监护。长期以来,铁路部门对有人看管道口和有人监护道口投入了人量的人力、物力,采取了安全措施,特别是有人看管道口,以道口自动报警信号为主要设施的技术装备已基本完善,为道口自身的安全管理创造了较好条件。但是,道口自动报警装置仅考虑到了加强道口自身监管、防止道口肇事的问题,而未兼顾到移动的列车存道口出现异常情况时,如何及时防止道口冲突的问题。为了使道口安全得到进一步控制,设计了一套基于DSP铁路道口图像监控系统,使列车在通过道口前的适当距离内,司机能及时通过GSM-R接收到系统对道口判断的最终结果。这对确保列车和通过道口的车辆、行人的安全具有重要意义。
系统整体框架
系统基本组成
从图1可知,该系统主要由工业摄像机、数据缓存器、DSP处理器、CPLD芯片、道口发送设备和机车接收设备组成。两台工业摄像机分别安装在道口两端,用于摄录道口两端行人和车辆运行情况。数据缓存器是将摄像头采集到的图像数据,经过USB接口电路的转换作临时缓存,以备图像处理部分调用。CPLD芯片和DSP处理器是整个硬件系统的核心,它主要负责对铁路道口的数据进行实时处理和分析,从而判断该道口是否有故障。移动硬盘用于存储道口发生故障时的照片。
系统工作原理
该系统的工作原理为:在列车驶近道口1500m~2000m时,安装在道口两侧的摄像头开始实时拍摄道口周围的情况,将采集到的视频图像通过A/D采样,得到动态序列图像帧,并将图像帧送入数据缓存区。在CPLD的控制协助下,将数据缓存区的数据读入DSP中。根据系统设计的算法,进行道口图像数据的处理,判定道口是否存在故障。如道口存在故障,则将相关的图像存入移动硬盘中;同时将系统分析的的结果代码的方式通过铁路无线通信系统GSM-R传给火车机车的特定接收设备,机车司机根据接收到的信号代码便知道前方道口的情况,采取相应的应急措施,从而避免道口事故的发生。
系统设计方案件
系统核心部件介绍
TMS320C6202足美国TI公司生产的作为处理该模块的核心处理器,它属于定点数字处理器,主频最高可为250MHz,最大处理能力可达2000MIPS;具有八级流水线,每指令周期可执行8条32位的指令;超长指令字结构,支持32位、16位、8位数据;有四个主DMA通道和一个DMA辅助通道,通过32位的EMIF接口允许外接不同的设备, 包括SBSRAM、SDRAM、ASRAM、FLASH以及FIFO等。EPM7128SQC100的内部具有逻辑阵列块(LAB)、宏单元、扩展乘积项(共享和并联)、可编程连线阵列(PIA)及I/O控制块。它提供低功耗工作模式,可使用户定义的信号路径或整个器件工作在低功耗状态。内部包含一个可编程保密位,用于控制器件内部配置数据的读出。此芯片可以快速而有效地重新编程,并保证可编程和擦写超过100次。FN74V245是美国TI的生产的同步高速缓冲器器件。它具有高速、低功耗CMOS和时钟驱动的同步等特点。作为同步器件,意味着FIFO的两端(读/写),每一端使用一个独立的时钟驱动信号,这两端的时钟信号之间可以是异步的也可以是协作的,这就可以使FIFO器件两端运行存两个不同的速度下,完成两个不同频率器件的速度匹配。Y7C 1339-166AC是美国半导体Cypress公司生产的作为DSP扩充RAM,数据传输频率最高可为166MHz,存储空间为128k×32。
系统硬件设计
图像的数据量很大,算法复杂程度高,提出了基于DSP的铁路道口图像监控系统的设计方案。同时利用现场可编程门阵列(FPGA)或复杂可编程逻辑器件(CPLD)很强的灵活性特点,来完成系统的时序逻辑控制。按照信号流程,该系统的硬件设计大致可分为六大模块:图像捕获、时序控制、DSP图像处理和图像外部存储、发送信号代码和机车接收信号代码。系统的硬件结构如图2所示,其中DSP选用TMS320C6202,CPLD选用EPM7512BQC208-5,数据发送模块选用西门子公司的MC55芯片。考虑到目前国内外生产的工业摄像机能直接输出数字化图像且带有USB接口,通过USB接口电路直接和FIFO相连。系统选用CY7C1339B作为系统的数据存储器来存储数字视频信号,用SS39VF400A作为系统的程序存储器;通过DSP的外部接口EMIF,将DSP与这两个存储器相连。SN74V245作为一种高速缓存器,较好地解快了视频采集图像速度和DSP处理图像端速度的巨大差异。它的前端与摄像头的USB接口相连,采集到的视频数据在同步时钟驱动下写入缓存器中;它的后端与主处理器DSP的32位XBUS连接。PEPM7512BQC208-5芯片负责DSP之间的协同、复杂外设的控制和一些通信工作,外部接口分别与SN74V245、TMS320C6202、SS39VF400A和移动硬盘相连.
系统整体框架
系统基本组成
从图1可知,该系统主要由工业摄像机、数据缓存器、DSP处理器、CPLD芯片、道口发送设备和机车接收设备组成。两台工业摄像机分别安装在道口两端,用于摄录道口两端行人和车辆运行情况。数据缓存器是将摄像头采集到的图像数据,经过USB接口电路的转换作临时缓存,以备图像处理部分调用。CPLD芯片和DSP处理器是整个硬件系统的核心,它主要负责对铁路道口的数据进行实时处理和分析,从而判断该道口是否有故障。移动硬盘用于存储道口发生故障时的照片。
系统工作原理
该系统的工作原理为:在列车驶近道口1500m~2000m时,安装在道口两侧的摄像头开始实时拍摄道口周围的情况,将采集到的视频图像通过A/D采样,得到动态序列图像帧,并将图像帧送入数据缓存区。在CPLD的控制协助下,将数据缓存区的数据读入DSP中。根据系统设计的算法,进行道口图像数据的处理,判定道口是否存在故障。如道口存在故障,则将相关的图像存入移动硬盘中;同时将系统分析的的结果代码的方式通过铁路无线通信系统GSM-R传给火车机车的特定接收设备,机车司机根据接收到的信号代码便知道前方道口的情况,采取相应的应急措施,从而避免道口事故的发生。
系统设计方案件
系统核心部件介绍
TMS320C6202足美国TI公司生产的作为处理该模块的核心处理器,它属于定点数字处理器,主频最高可为250MHz,最大处理能力可达2000MIPS;具有八级流水线,每指令周期可执行8条32位的指令;超长指令字结构,支持32位、16位、8位数据;有四个主DMA通道和一个DMA辅助通道,通过32位的EMIF接口允许外接不同的设备, 包括SBSRAM、SDRAM、ASRAM、FLASH以及FIFO等。EPM7128SQC100的内部具有逻辑阵列块(LAB)、宏单元、扩展乘积项(共享和并联)、可编程连线阵列(PIA)及I/O控制块。它提供低功耗工作模式,可使用户定义的信号路径或整个器件工作在低功耗状态。内部包含一个可编程保密位,用于控制器件内部配置数据的读出。此芯片可以快速而有效地重新编程,并保证可编程和擦写超过100次。FN74V245是美国TI的生产的同步高速缓冲器器件。它具有高速、低功耗CMOS和时钟驱动的同步等特点。作为同步器件,意味着FIFO的两端(读/写),每一端使用一个独立的时钟驱动信号,这两端的时钟信号之间可以是异步的也可以是协作的,这就可以使FIFO器件两端运行存两个不同的速度下,完成两个不同频率器件的速度匹配。Y7C 1339-166AC是美国半导体Cypress公司生产的作为DSP扩充RAM,数据传输频率最高可为166MHz,存储空间为128k×32。
系统硬件设计
图像的数据量很大,算法复杂程度高,提出了基于DSP的铁路道口图像监控系统的设计方案。同时利用现场可编程门阵列(FPGA)或复杂可编程逻辑器件(CPLD)很强的灵活性特点,来完成系统的时序逻辑控制。按照信号流程,该系统的硬件设计大致可分为六大模块:图像捕获、时序控制、DSP图像处理和图像外部存储、发送信号代码和机车接收信号代码。系统的硬件结构如图2所示,其中DSP选用TMS320C6202,CPLD选用EPM7512BQC208-5,数据发送模块选用西门子公司的MC55芯片。考虑到目前国内外生产的工业摄像机能直接输出数字化图像且带有USB接口,通过USB接口电路直接和FIFO相连。系统选用CY7C1339B作为系统的数据存储器来存储数字视频信号,用SS39VF400A作为系统的程序存储器;通过DSP的外部接口EMIF,将DSP与这两个存储器相连。SN74V245作为一种高速缓存器,较好地解快了视频采集图像速度和DSP处理图像端速度的巨大差异。它的前端与摄像头的USB接口相连,采集到的视频数据在同步时钟驱动下写入缓存器中;它的后端与主处理器DSP的32位XBUS连接。PEPM7512BQC208-5芯片负责DSP之间的协同、复杂外设的控制和一些通信工作,外部接口分别与SN74V245、TMS320C6202、SS39VF400A和移动硬盘相连.
- 在采用FPGA设计DSP系统中仿真的重要性 (06-21)
- 基于 DSP Builder的FIR滤波器的设计与实现(06-21)
- 达芬奇数字媒体片上系统的架构和Linux启动过程(06-02)
- FPGA的DSP性能揭秘(06-16)
- 用CPLD实现DSP与PLX9054之间的连接(07-23)
- DSP+FPGA结构在雷达模拟系统中的应用(01-02)