详细讲解Vivado设计套件带来的益处
历经四年的开发和一年的试用版本测试,赛灵思可编程颠覆之作Vivado 设计套件终于震撼登场,并通过其早期试用计划开始向客户隆重推出。新的工具套件面向未来十年“All-Programmable”器件而精心打造,致力于加速其设计生产力。
赛灵思市场营销与公司战略高级副总裁Steve Glaser表示:“在过去的几年中,赛灵思把??半导体技术的创新推向了一个新的高度,并释放了可编程器件全面的系统级能力。随着赛灵思在获奖的Zynq?-7000 EPP(可扩展式处理平台)器件、革命性的3D Virtex?-7堆叠硅片互联(SSI)的技术器件上的部署,除了我们在FPGA技术上的不断创新之外,,我们正开启着一个令人兴奋的新时代——一个“All-Programmable”器件的时代。”
“All-Programmable”器件,将使设计团队不仅能够为他们的设计编程定制逻辑,而且也可以基于ARM?和赛灵思处理子系统、算法和I / O进行编程。总之,这是一个全面的系统级的器件。Steve Glaser说“未来“All-Programmable”器件要比可编程逻辑设计更多。他们将是可编程的系统集成,投入的芯片越来越少,而集成的系统功能却越来越多。”
Steve Glaser还表示,在利用“All-Programmable”器件创建系统的时候,设计者所面临的是一套全新的集成和实现设计生产力的瓶颈问题。一方面从集成的角度讲,其中包括集成算法C和寄存器传输级(RTL)的IP;混合了DSP、嵌入式、连接和逻辑域;验证模块和“系统”,以及设计和IP的重用等。实现的瓶颈包括芯片规划和分层;多领域和大量的物理优化;多元的“设计”与“时序”收敛;和后期的ECO和设计变更的连锁效应。
正是为了解决集成和实现的瓶颈,使用户能够充分利用这些“All-Programmable”器件的系统集成能力,赛灵思打造了全新Vivado设计套件。
在Vivado 设计套件这一以系统为中心的工具套件的开发过程中,赛灵思以业界标准为标杆并采用了先进的EDA 技术与方法。为此,无论是需要高度自动化按键式流程的客户,还是需要实际操作性极强的可修改流程的客户,他们现在能够比以往更快更高效地进行设计(甚至包括赛灵思最大型的FPGA 设计),同时还是在一个熟悉而直观的先进的EDA 环境下工作。
赛灵思开发Vivado 设计套件的目的是为客户提供一种具有完整系统可编程功能的新型工具套件,该套件远远超越了赛灵思为时甚久的旗舰型ISE 设计套件。为帮助客户顺利过渡到Vivado 设计套件的使用,赛灵思将继续坚定地为采用7 系列及更早期的赛灵思FPGA 技术的客户提供ISE 支持。今后Vivado 设计套件将成为赛灵思的旗舰设计环境,支持所有7 系列器件及赛灵思未来器件。
赛灵思公司设计方法市场营销高级总监Tom Feist 预计,一旦客户启用Vivado 设计套件,就会立即体会到其相对于ISE 的优势。
Feist说:“与同类竞争工具相比,Vivado 设计套件的运行时间可缩短高达4 倍,能够显著提升用户的设计生产力。同时该设计套件纯熟地运用了多种业界标准,诸如System Verilog、SDC(Synopsys 设计约束)、C/C++/System C、ARM AMBA AXI-4互联、互动TCL(工具命令语言)脚本。Vivado 设计套件的其它突出优势包括为Vivado 的众多报告和设计视图提供全面的交叉探测功能、预计将于2012 年推出的高级图形化IP 集成功能、首款得到FPGA 厂商全面支持的商用高层次综合技术(C++ 到HDL综合)。
一个面向新一代可编程设计的设计工具
赛灵思早在1997 年就推出了ISE 设计套件。ISE套件采用了当时非常具有创新性的基于时序的布局布线引擎,这是1995 年4 月赛灵思收购NeoCAD 获得的。在其后15 年的时间里,随着FPGA 能够执行日趋复杂的功能,赛灵思为ISE 套件增添了许多新技术,包括多语言综合与仿真、IP 集成以及众多编辑和测试实用功能,努力不断从各个方面改进ISE 设计套件。Feist 表示,赛灵思通过借鉴ISE 设计套件的所有经验、注意事项和关键技术,并充分利用最新 EDA 算法、工具和技术,才打造出了这一颠覆性的全新Vivado 设计套件。
Feist 表示:“Vivado 设计套件将显著提升当今设计的生产力,且能够轻松实现升级扩展,应对20nm 芯片及更小工艺技术所带来的容量和设计复杂性挑战。在过去15 年时间里,EDA 技术取得了长足的发展。我们是从头开始开发这套工具的,所以我们能够在套件中采用最先进的EDA 技术和标准,让其具有很强的前瞻性。”
确定性的设计收敛
任何FPGA 厂商的集成设计套件的核心都是物理设计流程,包括综合,布局规划、布局、布线、功耗和时序分析、优化和ECO。有了Vivado,赛灵思打造了一个最先进的设计实现流程,可以让客户更快地达到设计收敛的目标。
FPGA IP 嵌入式 PLD CPLD SoC 数字信号处理 消费电子 相关文章:
- 在采用FPGA设计DSP系统中仿真的重要性 (06-21)
- 基于 DSP Builder的FIR滤波器的设计与实现(06-21)
- 基于FPGA的快速并行FFT及其在空间太阳望远镜图像锁定系统中的应用(06-21)
- 3DES算法的FPGA高速实现(06-21)
- 用FPGA实现FFT算法(06-21)
- FPGA的DSP性能揭秘(06-16)