基于FPGA的脉冲耦合神经网络的硬件实现

摘要：针对脉冲耦合神经网络(PCNN)具有神经元脉冲同步激发、适合硬件实现的特点，提出了一种基于FPGA的PCNN实时处理系统。系统设计了时钟分频、串口通信、串并转换、PCNN结构和VGA显示等功能模块，利用Verilog语言完成各个模块的硬件描述，并在ModelSim10.0c环境下进行了仿真，最后在Altera CvcloneII开发平台上对系统进行了验证。实验结果表明，该系统完成了PCNN的FPGA实现，实时性较好。

人工神经网络在智能控制、模式识别、图像处理等领域中应用广泛。在进行神经网络的应用研究时，人们可以将神经网络模型或算法在通用的计算机上软件编程实现，但很多时间浪费在分析指令、读出写入数据等，其实现效率并不高。软件实现的缺点是并行程度较低，因此利用软件实现神经网络的方法无法满足某些对数据实时处理要求较高的场合(如工业控制等领域)。

目前实现大规模、实时性要求高的神经网络，传统的软件算法实现方法显示出其难以满足速度等要求的不足。此外，在构建神经网络时必然需要考虑硬件实现问题。由于神经网络具有并行计算的特点和功能，可以有效发掘算法本身的并行特性，提出高效的硬件电路结构，从而完成神经网络的硬件实现。

脉冲耦合神经网络(Pulse Coupled Neural Network，PCNN)是新一代的神经网络，在研究猫等哺乳动物的视觉神经元时，根据其脉冲同步发放的工作原理所提出的。目前，P CNN理论仍在发展中，由于其独特的并行性能，在图像分割与平滑、边缘检测与细化、决策与优化等领域应用广泛。当前的研究重点在于模型的优化和软件的实现，而相关的硬件实现在国内并不多见，PCNN并行结构的特性为硬件实现提供了可能。

1 PCNN的基本原理

脉冲耦合神经网络是一种单层模式的两维神经网络，它的基本单元是脉冲耦合网络的神经元。图1为PCNN的单个神经元模型框图，它由输入部分、连接调制部分、脉冲发生器部分3部分构成。

输入部分即接收域，其接收信号来源有两部分：邻近神经元产生的信号和外部的输入激励。这两部分信号通过两个不同的路径进行传递，其中一个路径传递反馈输入信号，其包含外部输入激励，该路径即为F路径;另一个路径传递连接输入信号，其包含来自邻近神经元产生的信号，该路径即为L路径。

连接调制部分完成上述两个路径信号的耦合，经过一定的信号处理，产生神经元的内部活动项。该信号处理需要首先通过一个正的单位偏置和L路径的连接输入信号的累加，然后与F路径的反馈输入信号完成相乘调制。该神经元的内部活动项即为信号经调制得到的乘积结果。

脉冲发生器和阈值大小变化的比较器构成PCNN单个神经元的脉冲发生部分。如果达到脉冲发放条件，则该脉冲发生器起作用，发出一个频率恒定不变的脉冲，此时神经元处于点火状态。

根据图1模型，每个神经元按照公式(1)完成迭代运算，实现上述PCNN的功能。

式(1)中，Fij[n]是某个神经元的第n次反馈输入信号;αF与αL表示迭代时间常数;Sij表示外部输入常数，在图像处理时即为像素矩阵中像素的灰度值;Lij[n]是神经元的线性输入项;wijkl与mijkl表示突触间联接权值系数;Uij[n]是神经元的内部活动项;Tij[n]是Uij[n]是否激发生成脉冲的动态阈值;β是神经元突触间的连接强度系数;Yij[n]为PCNN的脉冲输出项。由于信号Lij[n]比信号Fij[n]变化快，经过相乘调制的信号Uij[n]就等同于把一个快速变化的信号加在一个近似不变的信号上。

如果某个神经元点火，即发出一个脉冲信号，那么由于内部活动项大于当前的门限阈值，下一次迭代运算后阈值将通过其时间常数αT和幅度系数VT突然变大。而此时迭代后的阈值Tij[n]远大于Uij[n]，因此神经元将被抑制，脉冲信号停止输出，即处于未点火状态。在这一状态下，周围神经元不断点火，产生响应的脉冲信号，通过L路径的输入提高内部活动项，与此同时阈值经指数运算不断较小。在某一次迭代时，当前阈值将再次小于Uij[n]，此时神经元将被激活，脉冲信号开始输出，即神经元再次被点火。如此周而复始，不用神经元在点火和为点火状态进行切换，从而实现脉冲同步激发。

2 系统硬件实现

2.1 PCNN模型的改进

对于上述PCNN模型结构，在图像处理等应用中仍存在一定的局限性：

1)PCNN涉及到的参数较多，增加了数学运算的难度，实现算法比较困难;

2)网络参数确定较为困难。

此外，为了易于FPGA实现.把标准的PCNN进行一定的简化和改进。将反馈输入只当做对应象素的灰度值强度，所以F路径的连接权值矩阵M为零。改进后的第一个优点是减少了迭代的时间，而迭代的质量仍与标准PCNN模型接近，第二个优