FPGA应用在列车闭塞控制系统提高系统集成与稳定性

ompiler来完成。CLM还可通过同创国芯软件IP Compiler工具来构成分布式RAM IP.举个例子，在SDH 应用领域为了实现SDH的严格同步时序需求，其支路单元TUPP 的管理指针为了适应多路同步数据就需要更多的逻辑资源去同步数据，势必造成逻辑的大量耗费，而分布式RAM 可以使以上设计节省大量的资源。

使用FPGA 替代传统分立器件和传统DSP器件可以精简系统器件，降低EMI风险及提高设计灵活性，而且设计资源可以重复利用提高设计资源的利用率，为企业降低资金投入。