基于DDS的数字PLL
时间：11-26
来源：电子产品世界
点击：
考频率很低。
基于DDS的数字PLL能提供传统PLL不能实现的解决方案。通过应用数字逻辑实现PLL构建模块，性能与灵活性都得到提升，比模拟PLL更具吸引力。
本文作者：
Paul Kern 现任ADI公司时钟与信号合成部时钟应用工程师。Paul获得美国加利福尼亚圣克拉拉大学电子工程学士和硕士学位。
- 小数分频与快锁芯片ADF4193的原理与应用(11-08)
- 全数字锁相环的设计及分析(03-01)
- 基于锁相环的频率合成电路设计(07-30)
- 锁相环中YTO自校准技术的应用(10-02)
- 基于DDS+PLL技术的频率合成器的设计(07-23)
- 锁相环在反馈电路上的应用(01-10)