一种基于数字预失真平台的推进算法研究

引言

在巨大的市场压力之下，高功率无线电设计似乎显得比以往任何时候都更具成本效益。其中，最重要组成部分便是发射机效率。简单看一下功率放大器（PA）的传递函数，就会发现线性度与电源效率之间存在根本的对立关系。在饱和状态下工作时，PA晶体管的电源效率最高，但线性度不佳。非线性会使频谱扩展到信号带宽以外，从而干扰相邻通道，降低邻道泄漏比（ACLR）性能。在信号带宽内，放大器非线性也会导致失真增加，从而降低接收机的误差矢量幅度（EVM）性能，使误码率（BER）增大。

为了满足空中接口的线性度和频谱要求，降低功率放大器的输入信号电平，使其在传递曲线的线性部分工作，但这会导致电源效率不佳。这种方法虽然简单，但会增加系统成本；为了实现所需的功率输出，必须使用更大、更昂贵的PA。在典型的3G移动基站收发台（BTS）中，发射效率低于10%，这意味着90%以上的直流功率转化成了热量而没有得到利用。

1 数字预失真技术

对于这个两难问题，更具成本效益的解决方案是采用设计巧妙的DSP。利用数字预失真（DPD）这种技术，可以通过使发射信号预失真来满足频谱要求，同时让工作在高效率饱和区的PA晶体管有效线性化。DPD需要一个观测接收机，通过其中的高带宽ADC，对PA输出的耦合版本进行下变频处理。发射波形的数字版本与接收波形相比较，由自适应算法计算或更新一系列参数，以便预加载下一个发射波形。当自适应算法收敛时，即使PA工作在传递函数的高度非线性部分，发射机输出也实现了线性化。DPD可将发射机效率从10%以下提高到35%以上，具体取决于所用的算法和功率放大器拓扑结构。

包含DPD等复杂闭环算法的无线电系统设计不能孤立地进行。针对信号链的模拟行为和PA的电气与热记忆效应进行建模也不是一件容易的事。失真机制的数量会随着非线性阶数的提高而迅速增加，这意味着PA的输入驱动电平可能会显着改变失真行为。一款完整的闭环估算平台对于优化给定PA的DPD算法可谓无价之宝。

ADI公司已开发出3G/4G兼容发射无线电平台，支持无线基础设施设备的设计人员利用功率放大器和数字预失真技术估算闭环性能结果。这款混合信号数字预失真平台（MSDPD）如图1所示，它将高性能线性和混合信号器件组合成先进的发射机和DPD观测接收机。

图1：混合信号数字预失真（MSDPD）开发板

2 DPD平台的FPGA优势

当今许多DPD用户使用的解决方案要么基于固定功能ASIC，要么基于FPGA。FPGA具有可编程能力，因此用户能够灵活地优化解决方案，并能够适应数据转换器和功率晶体管技术的未来发展。固定功能ASIC则不允许设计人员轻易改变算法或支持不同版本的标准。可编程器件的好处是可以加速产品上市，灵活且经济有效地适应新标准和发展中的标准，而不必像ASIC那样需要重新设计。

随着FPGA技术的进步，现在使用一个FPGA器件就能实现整个无线电调制解调器，并支持多种标准和多天线，因此可以省去许多信号处理和连接IC，电路板空间得以缩小，BOM成本得以降低。此外，这种集成度让业界离软件无线电（SDR）又近了一步，有助于设备制造商快速响应网络提供商的需求。

MSDPD开发平台是市场上仅有的一款为无线基础设施设备的设计人员提供FPGA功能的解决方案。MSDPD板能够与多种FPGA开发套件无缝连接：通过HSMC接口使用Altera Stratix IV，以及通过FMC接口使用Xilinx Virtex 6。直接与FPGA接口为设计人员提供了一个即时便捷框架，可以快速估算第三方DPD算法，或者通过简单的FPGA重新编程，在一个闭环环境中设计并优化自己的算法。

3 DPD平台的架构

MSDPD板的发射链和观测接收路径均提供同类最佳的性能。无线电采用宽带设计，可在装配时进行配置，以支持800MHz至2.7GHz的RF频段。目前支持125MHz的发射带宽。根据所用的DPD方法，校正后的发射带宽在20MHz至40MHz之间。

MSDPD板的输入包括FPGA的基带数字数据、参考时钟、观测到的RF输出和功率。其输出包括所需RF载波中心频率的RF预放大输出和发射机输出的IF采样版本。该板设计为可与外部PA和RF耦合网络一起工作。MSDPD上使用的发射机和观测接收机信号链如图2所示

图2：MSDPD发射与观测路径框图

4 ZIF/CIF发射机

MSDPD板利用16位1.2GSPS双通道DAC对来自数字处理器的基带I和Q数据进行采样，然后调制到所需的RF输出频率并放大，产生最高+19dBm的峰值输出功率，这样就能传送到外部PA进行发射。MSDPD板支持零中频（ZIF）和复中频（CIF）两种发射架构。

DAC选用1.2GSPS 16位双通道DAC AD9122，它具有同类最佳的性能，可满足MC-GSM 1类要求。高输入LVDS数据速率支持