65nm Virtex-5 FPGA工艺

半导体工业的最主要特征是工艺不断进步，平均每隔几年就要升级一次，带动功耗和成本不断下降，性能不断提升。从180nm到130nm，再到90nm、65nm和45nm，这些略显枯燥的数字使我们的生活正在加速进入充斥各种电子器件的数字时代。

　　在新的工艺节点上，当可编程逻辑，逻辑器件，也就是CPLD和FPGA厂商一次又一次在不久的将来65nm领域把电子设计行业专家和电子社群共同推出的荣誉带回他们的总部的时候，我们不得不再次思索65nm究竟给这个行业带来的是什么样的变化，可编程逻辑解决方案为什么从以前的配角不断地成为行业的热点。

　　众所周知，通信、仪器、工业、军工、航天等许多市场具有小批量、多品种的特点，如果投入大量资源开发一颗专用的芯片，经济上是非常不划算的。另外，越来越多的企业意识到差异化的快速灵活生产才是生存和发展之道，但却是高昂的芯片设计和制造成本却阻碍了技术的创新。还好有FPGA，工程师可以用FPGA实现所需的功能和算法，这样他们就不必受限于某种产品或某家厂商，而仅仅受限于他们的创造性思维。

　　FPGA要与其它类型的器件竞争，必须满足低成本、低功耗、高性能的要求，采用先进工艺是最直接有效的办法了。同时，由于FPGA芯片是一次研发投入，就可以用软件编程的方式反复利用，让众多的客户来分担研发成本。因而FPGA厂商在采用先进工艺上可谓不遗余力。从130nm、90nm到65nm，每一次新的工艺制程的推进，都离不开他们的身影。

　　比如赛灵思的65nmVirtex-5,作为可编程领域最早推出且是目前唯一量产的65nm器件，就很具有相当的代表性。 宣称“Innovation in the Heart”的赛灵思在新的65nmVirtex-5上， 采用了先进的3层不同厚度的氧化层技术降低漏电和静电，通过1.0V的内核电压和应变硅技术实现了更低的动态功耗并提升性能，用12层铜技术降低电容电压以及镍硅化物自动对准技术提升性能等。此外，Virtex-5还采用ASMBL架构和Express Fabric，并内置了温度与电压传感器等技术，与前代90nm FPGA相比，速度平均提高30%，容量增加65%，动态功耗降低35%，静态功耗不变，芯片面积减小了45%。Virtex-5具有6个独立输入的查找表(LUT)和新型对角互连结构，减少了逻辑层次，改进了构造块之间的信号互连，使逻辑性能比上一代Virtex-4平均提高30%。赛灵思亚太区Virtex解决方案高级市场经理邹志雄透露，65nm Virtex的价格有望比90nm器件下降20%～30%。

　　利用ExpressFabric架构的6输入查找表，实现64位分布式RAM时，只需用一个逻辑单元，而以往的4输入查找表则需要4个逻辑单元。

　　系统设计师当然喜欢高性能，可绝对讨厌高功耗，如何在降低功耗的同时不牺牲速度和性能也是很大的挑战。厂商为降低功耗，通常会采用较低的内核电压，但内核电压下降会牺牲速度，如内核电压从1.1V下降到0.9V，速度将会降低17%。邹志雄解释道，Virtex-5通过扩大硅分子间距，在采用1.0V电压时并没有增加漏电流，也没有牺牲速度与性能，在性能和功耗之间取得了很好的平衡。

　　高速信号处理与串行传输

　　手机是数字式的，家电是智能的，高清电视可以挂墙上了，我们身边可以找到的纯模拟信号的产品日渐稀少，所有的产品一定要粘上数字两个字才够时髦。数字世界的核心要义是实现数字信号的处理，包括变换、滤波、编解码等操作，可以用MCU、DSP、FPGA、硬连线逻辑等多种方式来实现。硬连线逻辑的处理效率最好，但灵活性最差，开发十分复杂，只能适应一种媒体格式和固定的操作，无法满足支持多种媒体格式的要求，基本上已被淘汰。MCU的强项是控制，对数字信号处理的能力有限，对数据量有限的应用还可以应付。从名字上就可以知道，DSP最适合数字信号处理，如语音、视频、图像，而且DSP的架构相对精简，易于提高时钟频率。DSP的性能受很多固定硬件架构的限制，如总线性能瓶颈、固定数量的乘法累加(MAC)模块、固定存储器、固定硬件加速模块和固定数据带宽等。因此DSP的这种固定硬件架构对于许多要求定制DSP功能实现的应用来说并不适用。FPGA最大的优势是并行处理，在同一时间能处理大量不同的任务，因而在涉及到复杂计算时可把DSP的一些任务卸载到FPGA中处理。

　　随着电信网、广播电视网和计算机通信网的相互渗透、互相兼容，并逐步整合成为统一的信息通信网络，对计算处理能力的要求越来越高，这时仅靠DSP又难以承担，常采用DSP+FPGA的方式实现系统逻辑复用及合并、实现新外设或总线接口以及信号处理链中的性能加速。

FPGA本身的处理性能在不断提高，在很多应用中大有取代DSP之势，尤其是在一些标准不断演进的通信系统中