采用CSMC工艺的零延时缓冲器的PLL设计
时间:07-19
来源:互联网
点击:
3 仿真结果与版图
本设计采用 CSMC 公司的0.5μm 的CMOS 模型进行了仿真,主要使用Hspice 进行仿真,50MHz 下 的仿真结果表明,在VDD/2 时输入与输出延时为0,可实现缓冲器的零延时作用,控制电压Vctrl 的变化过程如图4a 所示,从图中可以看出锁定时间为0.31ms,功耗为4.8mV。
![](../img/eep-analog/analog-23866nt1bgelagwr.jpg)
图4b 为压控振荡器的频率随控 制电压变化的曲线,由图中可以看出在工作频率内呈现很好的线性关系,这主要是由VCO 的结构决定 的。增益为83.3MHz/V,有资料表明,与高增益结构相比,较低的VCO 增益会使由耦合噪声抖动大大减小。 图5 为该PLL 的版图,整个版图面积为1.2μm×1.7μm,版图设计使用的是Cadence Virtuoso 工具,在 设计中注意完全对称规则,抑制共模噪声。
![](../img/eep-analog/analog-23867e5ouiqj1b30.jpg)
另外,整个芯片包括许多数字控制电路,为了抑制其引入衬 底噪声采用隔离环进行隔离,并将数字电路与模拟电路尽量远离,实现电源、衬底和地的很好的隔离。
结论:本文采用CSMC 0.5um 工艺设计了一款用于零延时缓冲器的PLL,仿真结果表明,在负载电 容为15pF 时的周对周抖动为45ps,在满足各项要求的同时实现了时钟所要求的低抖动性能。完全满足 零延迟时钟缓冲器的要求,本设计产品已通过J750 的测试,证明符合应用要求。
本文的创新点在于采用了共源共栅结构的电流源提供充放电点流,增大输出阻抗,当控制电压有微 小变化时不会引起点流发生大的变化,因此这种结构能提供更好的匹配点流。另外,压控振荡器两个输 入对管的衬底接法也是本文的创新点,能有效的抑制衬底噪声。
- 基于CSMC工艺的零延时缓冲器的PLL设计(08-26)
- 小数分频与快锁芯片ADF4193的原理与应用(11-08)
- 全数字锁相环的设计及分析(03-01)
- 基于锁相环的频率合成电路设计(07-30)
- 锁相环中YTO自校准技术的应用(10-02)
- 基于DDS+PLL技术的频率合成器的设计(07-23)