全同步数字频率计的 VHDL设计与仿真

VHDL 数字频率计 仿真 相关文章：

• VHDL密码控制系统的设计和仿真(11-12)
• 全数字锁相环的设计及分析(03-01)
• 采用CPLD/FPGA的VHDL语言电路优化原理设计(03-18)
• FPGA实现的数字密码锁(07-03)
• 全数字三相晶闸管触发器IP软核设计(06-22)
• 基于DSP和CPLD技术的多路ADC系统的设计与实现(06-11)