微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > FPGA和CPLD > 例说FPGA连载49:Qsys系统搭建与软件开发之板级调试

例说FPGA连载49:Qsys系统搭建与软件开发之板级调试

时间:11-18 来源:互联网 点击:
例说FPGA连载49:Qsys系统搭建与软件开发之板级调试

特权同学,版权所有

配套例程和更多资料下载链接:

http://pan.baidu.com/s/1c0nf6Qc


① 打开“…\prj\vip_ex3”文件夹下的工程。

② 使用Programmer将“…\prj\vip_ex3\output_files”文件夹下的vip.sof文件下载到VIP核心板中,此时VIP板上的指示灯D1还处于熄灭状态。

③ 点击菜单栏的“RunàRun Configurations”。如图5.51所示,确认选中当前工程的Nios II Hardware。


图5.51运行配置页面

④ 单击选中“Target Connection”选项卡,如图5.52所示,可以多次单击“Refresh Connections”直到窗口右上角没有红色的Error提醒,并且窗口右下角的Run按钮是可点击状态,点击“Run”运行软件。


图5.52配置线缆连接状态

⑤ 片刻后,我们可以看到Nios II Console窗口中打印出我们在软件上预设的字符如图所示。并且VIP板上的指示灯D1也开始欢乐的闪烁了。


图5.53 Nios II Console窗口


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top