微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > FPGA和CPLD > 无中断更新I/O:克服高可用性系统的设计挑战

无中断更新I/O:克服高可用性系统的设计挑战

时间:06-23 来源:互联网 点击:
总结

PLD可作为灵活、高性价比的解决方案实现对于DC转换器的控制,桥接I/O通道以及执行复杂电子系统中的其他板级硬件管理功能。器件支持现场升级,可为制造商提供运行中变更配置所需的灵活性,实现设计错误更正或是为产品添加新功能。随着无中断更新I/O架构的面世,PLD现在能够以无差错、有保证的方式进行重新配置。使用该架构时,设计中门数量的增加通常少于1%,并且无需外部元器件即可实现。通过实现无需电源重启、稳定可靠的配置变更,无中断更新逻辑使得CPLD成为网络、数据中心存储设备以及其他任务导向应用中硬件管理解决方案的理想选择。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top