玩转VGA
时间:01-29
来源:互联网
点击:
四、Display方案以及效果
1、彩条
(1)代码
always@(posedge clk or negedge rst_n)
begin
if(!rst_n)
vga_data = 0 && vga_xpos >3))
vga_data = (H_DISP>>3)*1 && vga_xpos >3)*2)
vga_data = (H_DISP>>3)*2 && vga_xpos >3)*3)
vga_data = (H_DISP>>3)*3 && vga_xpos >3)*4)
vga_data = (H_DISP>>3)*4 && vga_xpos >3)*5)
vga_data = (H_DISP>>3)*5 && vga_xpos >3)*6)
vga_data = (H_DISP>>3)*6 && vga_xpos >3)*7)
vga_data = (H_DISP

2、花型矩阵
(1)代码
wire [19:0] vga_result = vga_xpos * vga_ypos;
always@(posedge clk or negedge rst_n)
begin
if(!rst_n)
vga_data

1、彩条
(1)代码
always@(posedge clk or negedge rst_n)
begin
if(!rst_n)
vga_data = 0 && vga_xpos >3))
vga_data = (H_DISP>>3)*1 && vga_xpos >3)*2)
vga_data = (H_DISP>>3)*2 && vga_xpos >3)*3)
vga_data = (H_DISP>>3)*3 && vga_xpos >3)*4)
vga_data = (H_DISP>>3)*4 && vga_xpos >3)*5)
vga_data = (H_DISP>>3)*5 && vga_xpos >3)*6)
vga_data = (H_DISP>>3)*6 && vga_xpos >3)*7)
vga_data = (H_DISP

2、花型矩阵
(1)代码
wire [19:0] vga_result = vga_xpos * vga_ypos;
always@(posedge clk or negedge rst_n)
begin
if(!rst_n)
vga_data

单片机 FPGA ARM 电路 电阻 DAC 模拟电路 电路图 信号发生器 Quartus Verilog C语言 相关文章:
- 采用EEPROM对大容量FPGA芯片数据实现串行加载(03-18)
- 周立功:如何兼顾学习ARM与FPGA(05-23)
- 初学者如何学习FPGA(08-06)
- 为何、如何学习FPGA(05-23)
- FPGA作为协处理器在实时系统中的应用(04-08)
- 我的FPGA学习历程(05-23)
