Xilinx FPGA入门连载45：FPGA片内ROM实例之功能仿真

特权同学，版权所有

配套例程和更多资料下载链接：

http://pan.baidu.com/s/1jGjAhEm

         打开文件夹sp6ex17下的ISE工程。

如图所示，切换到“Design à Simulation”界面。鼠标选中“vtf_sp6.v”文件。

         此时，在“Processer:vtf_sp6”下，选择“SimulateBehavioral Model”，然后点击鼠标右键，弹出菜单中选择“ProcessProperties…”。

         如图所示，确认设置好在安装Modelsim过程中编译好的ISELibrary路径。设定完成后点击“OK”回到ISE主界面。

         如图所示，双击“Simulate Behavioral Model”开始仿真。

         接着，Modelsim中我们可以查看读ROM的波形。

         这里需要注意，rom_addr出现新地址时，rom_data对应的数据要延时一个时钟周期才会出现。以最后一个图为例，当rom_addr = 0x01时，rom_data对应的数据时0x22，比地址出现晚一个时钟周期。