FPGA实战演练逻辑篇43：同步以及时钟的设计原则

打开配置页面进行简单参数的设置，然后在代码中对接口进行例化就可以很方便的使用引出的相应分频或倍频时钟进行使用了。（特权同学，版权所有）

③ 尽量对输入的异步信号用时钟进行锁存。（特权同学，版权所有）

所谓异步信号，是指两个处于不同时钟频率或相位控制下的信号。这样的信号在相互接口的时候如果没有可靠的同步机制，则存在很大的隐患，甚至极有可能导致数据的误采集。笔者在工程实践中常常遇到这类异步信号误触发或误采集的问题，因此也需要引起初学者足够的重视。在笔者的《深入浅出玩转FPGA》笔记6中列举的一些改进的复位设计方法就是非常典型的异步信号的同步机制。（特权同学，版权所有）

④ 避免使用异步信号进行复位或置位控制。（特权同学，版权所有）

这个点和上一个点所强调的是同一类问题，异步信号不建议直接作为内部的复位或置位控制信号，最好能够用本地时钟锁存多拍后做同步处理，然后再使用。（特权同学，版权所有）

上述几个点对于初学者可能很难理解和体会，没有关系，当你有了实践经历以后回头再品味一下或许就有味道多了。由于这几个点多少也算是比较高级的技巧了，所以无法一一扩展开来深入剖析。更多相关扩展的知识点读者可以参考笔者的《深入浅出玩转FPGA》一书，那里有更多更详细的介绍和说明。（特权同学，版权所有）