基于流水线技术的并行高效FIR滤波器设计

４ ＦＩＲ滤波器的电路设计与仿真结果

在数字滤波器设计时，首先根据滤波器的频率特性，选定滤波器的长度和每一节的系数。就目前的设计手段而言，对节数和系数的计算可以采用等波动ＲＥＭＥＺ逼近算法编程计算。但是，目前最好的方法还是使用专业的ＥＤＡ软件来完成。在选择了设计方法和设计要求后，计算出各节系数，并以图形的直观形式显示幅频、相频、冲激响应和零极点图。

图６是一个采用等波动设计方法生成的均方根升余弦（ＲＲＣ）ＦＩＲ滤波器的频域特性。其中，滚降系数为０．３５，输入数据率是２．０４８ＭＨｚ。

由于在数字滤波器中，各节系数字长有限，所以还要对计算出来的实系数进行量化处理，即浮点数向定点数转换。系数量化后的频域特性如图７所示，量化字长为１２。

比较图６与图７，不难看出，系数在量化前后的频域特性是不同的，量化带来了频域特性的恶化。在验证了量化后的频域特性满足设计要求和系数的有效性之后，就可以进行ＦＰＧＡ电路的设计。



图６ 采用等波动设计方法生成的均方根升余弦ＦＩＲ滤波器的频域特性



图7 系数量化后的频域特性图

笔者采用流水线技术，根据得到的滤波器系数用ＶＨＤＬ语言编写了滤波器程序。为了充分利用ＦＰＧＡ中四输入查找表的电路结构，一般采用每８节为滤波器的一个基本单元。设计中通过采用流水线技术提高速度，对于更多阶数滤波器的设计，可以采用扩展的方法来实现。仿真结果如图８所示。



图８仿真结果图

本文介绍了并行高效数字滤波器的设计方法，给出了电路的仿真结果。利用ＶＨＤＬ语言，采用可重复配置的ＦＰＧＡ，降低了设计成本，提高了系统的适用性。由于ＦＩＲ滤波器的系数是常数，可以保存在ＲＯＭ中，在运算时通过查找表的方法可以很快得到乘法输出，减少了使用的资源和布线延时，节省了运算时间。在设计中，充分利用先进的ＥＤＡ软件，大大提高了设计效率。