基于FPGA的1553B通信模块的设计

5 测试与结论

图6所示为1553收发器仿真波形图。由于篇幅原因，只显示了部分功能。该仿真主要验证了如下过程：软件通过EBC总线接口将3个待传输数据以及对应的控制字写入到FIFO中，经过硬件电路转换为串行数据输出到差分输出端；输出再环回到差分输入端，经过解码电路再写入到FIFO中，产生中断信号，并被软件通过EBC总线将数据和状态读回。



经过仿真和实际验证，本系统满足1553B总线协议的要求。同时，该设计已经成为产品，在实际中得到了应用。