基于边界扫描技术的数字系统测试研究
时间:11-09
来源:互联网
点击:
2 基于边界扫描技术的数字系统测试
基于边界扫描技术的数字系统测试包括两个方面,一是对IC芯片电路功能测试及系统互连测试;二是利用边界扫描技术控制IC芯片处于某种特定的功能模式,以方便电路系统的设计和调试。本文主要论述后者。
2.1 测试系统组成
测试系统由主机(PC机)、测试仪和PCB实验板组成,测试仪通过标准口(RS232)与PC机连接,通过串行标准信号电缆与PCB板上的测试存取通道相连,如图5所示。
PCB板由Xilinx公司的两块xc9572 pc84芯片互连组成,芯片符合IEEE1149.1的JTAG接口标准,具有84个外部引脚、4个JTAG引脚、5个VCC引脚、6个VSS引脚、69个双向数据输入/输出引脚,xc9572系列芯片未实现异步复位信号引脚TRST,电缆不需要提供这一信号线。该器件的边界扫描寄存器由216个边界扫描单元组成,其中9个单元是内部属性的单元,其余207个单元组成69组边界扫描单元组。
2.2 设计分析与实现
2.2.1 设计内容与分析
在图5所示的测试系统中,要求两片IC芯片分别实现不同功能的数据处理。为了对存储器实现分时访问,可以设定其中的一片xc9572_ pc84芯片(IC2)受到另一片xc9572_ pc84芯片(IC1)的控制,使IC2进入高阻模式(高阻模式是JTAG标准中推荐的任选模式之一),用以对存储器的访问屏蔽一段时间,此时受控芯片IC2的所有输出管脚都将处于浮空状态即高阻态。
从图2描述的TAP控制器的状态机可知,通过改变IC芯片自身的输入输出状态,就可以进行边界扫描测试或利用JTAG接口使IC芯片处于某个特定的功能模式。
支持JTAG标准的芯片都附有特定的BSDL(Boundary Scan Description Language)描述文件。BSDL语言是硬件描述语言(VHDL)的一个子集。它对该芯片的边界扫描特性进行描述,用来沟通厂商、用户与测试工具之间的联系,为自动测试图形生成工具、检测特定的电路板提供相关的信息;在BSDL文件的支持下可生成由JTAG标准定义的测试逻辑。BSDL文件可与软件工具结合起来,用于测试生成、结果分析和故障诊断。
通过对xc9572 pc84芯片的BSDL部分文件的分析可知:
……
attribute INSTRUCTION_CAPTURE of xc9572_pc84:
entity is '000XXX01'&
attribute INSTRUCTION_DISABLE of xc9572_pc84 : entity is 'HIGHZ'&
attribute INSTRUCTION_OPCODE of xc9572_pc84:entity is
'BYPASS (11111111),' &
'EXTEST (00000000),' &
'IDCODE (11111110),' &
'INTEST (00000010),' &
'SAMPLE (00000001),' &
'USERCODE (11111101)' ;
……
通过该部分代码可得出,控制该芯片进入高阻模式需要写入指令寄存器的控制码为11111100。此时应选择旁路寄存器将边界扫描寄存单元旁路,以使扫描数据直接传递给下一个扫描器件。
2.2.2 设计实现
根据上面的分析可以得出,要使芯片从正常工作模式下受控进入 JTAG 高阻状态需要经过以下五个步骤:
①复位。由于Xilinx 9572_ pc84芯片不具备 TRST 管脚,而且芯片正常工作时TMS持续为高电平,所以控制器进入复位状态需要使TMS端接收低电平信号,控制TAP控制器完成复位操作。
②进入Shift_IR状态。由TAP控制器状态机可以看出,当持续5个TCK上升沿使TMS端接收到01100时,则进入Shift_IR状态。
③ 将指令码写入指令寄存器。在Shift_IR状态,通过TDI将高阻状态指令码11111100写入指令寄存器,需要5个TCK周期,此时TMS需保持4个周期低电平。
④进入 Exit1_IR 状态。在Shift_IR状态的第5个TCK的上升沿,使TMS=1,进入 Exit1_IR状态。
⑤进入Update_IR状态。在进入Exit1_IR状态后,使TMS=1,进入Update_IR状态。此时芯片进入高阻状态。
按照上述步骤,采用数字系统中状态机的设计思想,用VHDL语言编写出相应的功能块,控制xc9572_ pc84芯片(IC2)进入JTAG高阻状态(限于篇幅,VHDL源程序未列出),就可以进行边界扫描测试了。将VHDL源程序经过编译、仿真后可得到如图6所示的JTAG控制时序波形图。
JTAG测试技术是一种新的测试技术,这种技术是建立在具有JTAG标准接口的芯片之上的。由于这种芯片内置一些预先定义好的功能模式,所以可以通过边界扫描通道使芯片处于某个特定的功能模式,以提高系统控制的灵活性并便于系统设计。本文通过设计实例,详细介绍了利用边界扫描技术控制IC芯片处于高阻模式的思路和方法,并且通过实验实现,达到了预期目标。基于边界扫描技术的测试机制在产品全寿命周期的不同阶段都可以共享,因此利用边界扫描技术可以方便地对电路系统进行调试、测试,显著地降低了产品的开发周期和费用。
基于边界扫描技术的数字系统测试包括两个方面,一是对IC芯片电路功能测试及系统互连测试;二是利用边界扫描技术控制IC芯片处于某种特定的功能模式,以方便电路系统的设计和调试。本文主要论述后者。
2.1 测试系统组成
测试系统由主机(PC机)、测试仪和PCB实验板组成,测试仪通过标准口(RS232)与PC机连接,通过串行标准信号电缆与PCB板上的测试存取通道相连,如图5所示。
PCB板由Xilinx公司的两块xc9572 pc84芯片互连组成,芯片符合IEEE1149.1的JTAG接口标准,具有84个外部引脚、4个JTAG引脚、5个VCC引脚、6个VSS引脚、69个双向数据输入/输出引脚,xc9572系列芯片未实现异步复位信号引脚TRST,电缆不需要提供这一信号线。该器件的边界扫描寄存器由216个边界扫描单元组成,其中9个单元是内部属性的单元,其余207个单元组成69组边界扫描单元组。
2.2 设计分析与实现
2.2.1 设计内容与分析
在图5所示的测试系统中,要求两片IC芯片分别实现不同功能的数据处理。为了对存储器实现分时访问,可以设定其中的一片xc9572_ pc84芯片(IC2)受到另一片xc9572_ pc84芯片(IC1)的控制,使IC2进入高阻模式(高阻模式是JTAG标准中推荐的任选模式之一),用以对存储器的访问屏蔽一段时间,此时受控芯片IC2的所有输出管脚都将处于浮空状态即高阻态。
从图2描述的TAP控制器的状态机可知,通过改变IC芯片自身的输入输出状态,就可以进行边界扫描测试或利用JTAG接口使IC芯片处于某个特定的功能模式。
支持JTAG标准的芯片都附有特定的BSDL(Boundary Scan Description Language)描述文件。BSDL语言是硬件描述语言(VHDL)的一个子集。它对该芯片的边界扫描特性进行描述,用来沟通厂商、用户与测试工具之间的联系,为自动测试图形生成工具、检测特定的电路板提供相关的信息;在BSDL文件的支持下可生成由JTAG标准定义的测试逻辑。BSDL文件可与软件工具结合起来,用于测试生成、结果分析和故障诊断。
通过对xc9572 pc84芯片的BSDL部分文件的分析可知:
……
attribute INSTRUCTION_CAPTURE of xc9572_pc84:
entity is '000XXX01'&
attribute INSTRUCTION_DISABLE of xc9572_pc84 : entity is 'HIGHZ'&
attribute INSTRUCTION_OPCODE of xc9572_pc84:entity is
'BYPASS (11111111),' &
'EXTEST (00000000),' &
'IDCODE (11111110),' &
'INTEST (00000010),' &
'SAMPLE (00000001),' &
'USERCODE (11111101)' ;
……
通过该部分代码可得出,控制该芯片进入高阻模式需要写入指令寄存器的控制码为11111100。此时应选择旁路寄存器将边界扫描寄存单元旁路,以使扫描数据直接传递给下一个扫描器件。
2.2.2 设计实现
根据上面的分析可以得出,要使芯片从正常工作模式下受控进入 JTAG 高阻状态需要经过以下五个步骤:
①复位。由于Xilinx 9572_ pc84芯片不具备 TRST 管脚,而且芯片正常工作时TMS持续为高电平,所以控制器进入复位状态需要使TMS端接收低电平信号,控制TAP控制器完成复位操作。
②进入Shift_IR状态。由TAP控制器状态机可以看出,当持续5个TCK上升沿使TMS端接收到01100时,则进入Shift_IR状态。
③ 将指令码写入指令寄存器。在Shift_IR状态,通过TDI将高阻状态指令码11111100写入指令寄存器,需要5个TCK周期,此时TMS需保持4个周期低电平。
④进入 Exit1_IR 状态。在Shift_IR状态的第5个TCK的上升沿,使TMS=1,进入 Exit1_IR状态。
⑤进入Update_IR状态。在进入Exit1_IR状态后,使TMS=1,进入Update_IR状态。此时芯片进入高阻状态。
按照上述步骤,采用数字系统中状态机的设计思想,用VHDL语言编写出相应的功能块,控制xc9572_ pc84芯片(IC2)进入JTAG高阻状态(限于篇幅,VHDL源程序未列出),就可以进行边界扫描测试了。将VHDL源程序经过编译、仿真后可得到如图6所示的JTAG控制时序波形图。
JTAG测试技术是一种新的测试技术,这种技术是建立在具有JTAG标准接口的芯片之上的。由于这种芯片内置一些预先定义好的功能模式,所以可以通过边界扫描通道使芯片处于某个特定的功能模式,以提高系统控制的灵活性并便于系统设计。本文通过设计实例,详细介绍了利用边界扫描技术控制IC芯片处于高阻模式的思路和方法,并且通过实验实现,达到了预期目标。基于边界扫描技术的测试机制在产品全寿命周期的不同阶段都可以共享,因此利用边界扫描技术可以方便地对电路系统进行调试、测试,显著地降低了产品的开发周期和费用。
PCB 电路 电子 集成电路 FPGA CPLD Xilinx 总线 VHDL 仿真 相关文章:
- 基于Virtex-5 FPGA设计Gbps无线通信基站(05-12)
- 采用EEPROM对大容量FPGA芯片数据实现串行加载(03-18)
- 验证FPGA设计:模拟,仿真,还是碰运气?(08-04)
- FPGA 上同步开关噪声的分析(04-05)
- 我的FPGA学习历程(05-23)
- 在FPGA中实现源同步LVDS接收正确字对齐(05-01)