高性能FPGA中的高速SERDES接口

时间：11-08 来源：互联网点击：

无线协议：CPRI 与 OBSAI

通用公共无线接口( CPRI )和开放基站架构组织( OBSAI等)是针对无线基础设施的两种流行的基于分组的协议标准。LatticeECP3 SERDES也支持这些标准。

如图4所示， LatticeECP3 的SERDES /PCS ASIC模块支持CPRI / OBSAI物理层。莱迪思还提供完全支持各自协议栈的CPRI ( 3.0规范)和OBSAI等( OBSAI-RP3 - 01 )的IP核。

图4 用LatticeECP3支持CPRI/OBSAI协议栈

此外， LatticeECP3 SERDES还支持针对实现多跳的低延迟变化要求。在新的远程无线前端(RRH )拓扑结构中，系统要求能够测量和补偿在多跳情况下发生的延迟变化。为了支持这项工作，非常仔细地设计了ECP3 PCS块，使链路延迟变化确定并一致。此外，字对齐延迟变化也是可测量的，一旦知道这个值，在补偿寄存器中就会得到报告，从而可以进行系统级的补偿。

图5 用ECP3的 SERDES/PCS实现短延迟选择

SMPTE

活动图像和电视工程师协会(SMPTE )按照SDI或串行数字接口制定了一套标准。这些标准包括： SMPTE 259M-标准清晰度串行数字接口(SD - SDI)、SMPTE 292M -高清晰度串行数字接口(HD - SDI ) ，以及SMPTE 424M - 3Gbps串行数字接口( 3G-SDI) 。

SMPTE 259通过串行链路以270 Mbps的速率传输数据，SMPTE 292的速率增加到1.485 Gbps， SMPTE 424的速率增加到2.97 Gbps。LatticeECP3器件同时动态地支持所有这些速率而无需过采样。LatticeECP3 SERDES是完全符合SMPTE抖动规范的。SERDES IO也可以是直流耦合(用外部电容器)支持SMPTE病态信号。此外， ECP3 SERDES具有通道的独立性。如图6所示，器件包括合适的时钟分频器( div1 、div2和div11 ) ，允许真正实现支持SD/HD/3G的独立多速率传输。每个通道的接收时钟是独立的，可以来自外部源或者来自FPGA，允许独立地支持SD/HD/3G的多速率接收。

图6 用LatticeECP3 SERDES支持增强的SMPTE多速率

如图7所示，SMPTE协议栈可以完全在LatticeECP3 FPGA中实现。莱迪思提供了一个实现NRZ/ NRZI编码、字对齐和成帧的多速率串行数字接口( SDI )物理层IP核。LatticeECP3是业界成本最低，功耗最低和最灵活的针对SMPTE的可编程开发平台。

图7 用LatticeECP3支持SMPTE协议栈

莱迪思还开发了一个证明符合SMPTE标准的完整的系统。该系统由LatticeECP3视频协议电路板、该IP和演示设计所组成。

结论

SERDES正变成越来越流行的接口，在网络应用方面被广泛地采用。LatticeECP3 带有SERDES功能的FPGA为设计人员开发各种基于SERDES的应用提供了稳健的低成本平台。针对以太网、PCI Express、SMPTE和无线应用，用功能强大的低成本FPGA平台来支持各种通用串行协议。

上一篇：以FPGA为桥梁的FIFO设计方案及其应用
下一篇：基于可编程逻辑器件PLD的数字电路设计方案

电路 FPGA 半导体嵌入式总线编码器解码器连接器电容相关文章：

栏目分类