微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > FPGA和CPLD > 基于CPLD的并口数据的采集和存储

基于CPLD的并口数据的采集和存储

时间:11-08 来源:互联网 点击:
2.4 接口时序控制

当雷达的回波数据与双口RAM中的数据同时淮备好时,由于PCI9054局部总线读写速度较快,如果先接收数据,则双口RAM中的数据有可能溢出,而如果先将双口RAM中准备好的数据发送出去则接收的数据需要等待一段时间,影响了系统的实时性。因此CPLD必须控制双口RAM的读写时序,既使发送区的数据不会溢出同时又不影响系统的实时性。由于双口数据速率相对于系统来说速度相对比较慢,因此本系统采用分时处理的办法解决。首先判断握手信号是否有效,如果握手信号有效则表明并口正在将接收数据写入双口RAM,否则并口正处于接收间隔时间,CPLD对双口RAM没有写操作。由于每组并口数据的传输速率比较固定,因此间隔时间可以预知。在此间隔时间将双口RAM中的数据读出并发送,通过这种方法可以进一步提高数据的收发速率,减少数据在双口中的滞留时间,更加提高了系统的实时性。

3 结 语

本文采用单片CPLD完成了以往需要大量外围器件来完成的雷达并口数据收发及存储功能,所设计的CPLD已应用于雷达系统中,其应用结果表明:

(1)采用CPLD极大的简化了系统结构,减少了板卡体积,降低了系统的发热量和干扰,提高了系统的可靠性,也给调试维修带来了极大的方便。

(2)使用QuartusⅡ使得硬件“软件化”自动设计,更新了传统的电路设计和调试方式,大大缩短了开发周期,特别是其设计仿真和定时分析使得设计更可靠,确保了系统逻辑的正确性。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top