使用赛灵思FPGA加速包处理

时间：10-18 来源：互联网点击：

动态自适应包处理

我们的整数流加速子系统能够在最高的灵活程度下以线速检查并和修改包，同时能够动态地与应用层业务进行交互，实现高度自适应的包处理。Virtex-class FPGA 是重要的实现手段，提供了一个前一代 FPGA 无法实现的片上系统平台，加速基于内容的路由以及实施重要包处理功能。

我们的新一代实施方案不仅能够显著提升性能、进一步加强高速缓冲的能力，同时还能添加新功能。通过在单个赛灵思 Virtex-6 FPGA 中升级我们的 FAST 芯片组，我们不仅能够将新一代 FAST 的功能、接口和性能提升到一个前所未有的水平，同时还能缩小电路板空间并降低功耗要求，从而实现单芯片深度包处理协处理器单元。

上一篇：采用PCM编码原理及FPGA编程技术实现PCM数字基群接口传输低速数据的接入
下一篇：基于EP1C3T144C8的FPGA的开发板设计

Xilinx FPGA 赛灵思收发器 DSP 电路相关文章：

栏目分类