微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > FPGA和CPLD > 异步FIFO的VHDL设计

异步FIFO的VHDL设计

时间:08-05 来源:互联网 点击:
4 结论  

为了解决FIFO的异步操作问题,本文提出了一种利用格雷码对地址进行编码的异步FIFO的设计,并采用VHDL语言进行电路设计,利用Altera公司 FLEX10KE系列FPGA得以实现,该电路软件仿真和硬件实现已经通过验证,并被应用到各种电路中。实践证明它可以解决由于异步产生的错误,同时增加了应用灵活性。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top