微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > FPGA和CPLD > 降低FPGA功耗的设计

降低FPGA功耗的设计

时间:07-24 来源:互联网 点击:
状态机设计
  
根据预测的下一状态条件列举状态机,并选择常态之间转换位较少的状态值。这样,您就能够尽可能减少状态机网络的转换量(频率)。确定常态转换和选择适当的状态值,是降低功耗且对设计影响较小的一种简单方法。编码形式越简单(一位有效编码或格雷码),使用的解码逻辑也会越少。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top