微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > FPGA和CPLD > FPGA的时钟频率同步设计

FPGA的时钟频率同步设计

时间:03-11 来源:互联网 点击:
结语
  
基于时钟频率调整的时间同步方法,实现简单,而且没有复杂的软件同步协议,占用较小的网络带宽就可以实现高精度的时钟同步,在硬件上只需要低成本的FPGA支持。

作者:南京航空航天大学 李英 游有鹏

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top