3-DES算法的FPGA高速实现
时间：03-09
来源：互联网
点击：
结 语
我们在Xilinx的开发平台Foundation 4.2i下用Verilog HDL完成设计，并进行了综合和仿真；成功下载到我们实验室的试验板上的XC2S100中，用VC++ 6.0编写了测试程序；在Windows98下运行，均 能正确实现加/解密功能。在试验板上晶振为25MHz的情况下，大致评测出加密速度为520Mb/s。
参考文献
1. 王育民.何大可 保密学—基础及应用 1990
2. National Institute of Standard and Technology Data Encryption Standard (DES) 1999
3. 李广军.孟宪元 可编程ASIc设计及应用 2000
4. 夏宇闻 复杂数字电路与系统的Verilog HDL设计技术 1999
作 者：西南交通大学 何斌 何大可
来 源：单片机与嵌入式系统应用 2003（8）
我们在Xilinx的开发平台Foundation 4.2i下用Verilog HDL完成设计，并进行了综合和仿真；成功下载到我们实验室的试验板上的XC2S100中，用VC++ 6.0编写了测试程序；在Windows98下运行，均 能正确实现加/解密功能。在试验板上晶振为25MHz的情况下，大致评测出加密速度为520Mb/s。
参考文献
1. 王育民.何大可 保密学—基础及应用 1990
2. National Institute of Standard and Technology Data Encryption Standard (DES) 1999
3. 李广军.孟宪元 可编程ASIc设计及应用 2000
4. 夏宇闻 复杂数字电路与系统的Verilog HDL设计技术 1999
作 者：西南交通大学 何斌 何大可
来 源：单片机与嵌入式系统应用 2003（8）
机顶盒 FPGA Xilinx VHDL Verilog 仿真 电路 单片机 嵌入式 相关文章：
- 赛灵思“授之以渔”理论：危机中如何巧降成本(06-04)
- 赛灵思详解新近推出的FPGA领域设计平台(12-16)
- 3DES加密算法及其FPGA设计(06-10)
- 采用基于FPGA的SoC进行数字显示系统设计(08-05)
- HDTV接收机Viterbi译码器的FPGA实现(08-31)
- FPGA实现安全可靠的蓝牙通信(09-20)