深亚微米时代eASIC结构化ASIC的路越走越宽
时间:09-28
来源:互联网
点击:
- 规模多达2千万门
- 真双口RAM数量多达 30Mb
- 2.4 TeraMACs 乘法累加器 DSP性能
- 多达56条6.5Gbps收发器以及 1.25Gbps LVDS
- 简单的设计工具和设计流程
- 6周即可出硅片
- 没有最小定货量要求
如前所述,对所有的设计而言,Nextreme和Nextreme-2从硅片到每层金属都是通用的,唯一不同的是一层过孔。封装也是预先确定好的。从前端设计、后端设计一直到芯片制造, eASIC的Nextreme和Nextreme-2平台是在成熟的EDA平台上采用最严格的设计规则开发出来的。因此设计工程师完全不必担心后端的问题,诸如可制造性设计DFM、可测试性设计DFT、光学邻近效应修正OPC、生产良率控制等都由eASIC负责处理。eASIC提供了一个经过严格验证和测试的平台。迄今为止,客户记录一直是一次成功。
结束语
为了市场需求而创新的才有意义。eASIC扫平了深亚微米ASIC设计复杂、费用高昂等障碍,降低了ASIC门槛,同时解决了FPGA难以克服的静态泄漏和高功耗。以其高性能、低功耗、低费用和快速上市时间等特点,标志着一个ASIC新纪元的开始。在深亚微米ASIC的竞技场上,eASIC已经展现出其巨大的潜力,路越走越宽。我们有理由相信,eASIC正在逆转衰退的ASIC设计趋势。
半导体 FPGA SoC EDA 嵌入式 Altera Freescale 电路 Xilinx 收发器 电流 电压 电容 电子 DSP 相关文章:
- 航天器DC/DC变换器的可靠性设计(02-12)
- 安森美90W太阳能LED街灯高能效解决方案(05-18)
- 中国安防电子产业发展现状与展望(05-31)
- 用CMOS-NAND门控制水泵(08-10)
- 现实性分析:RFID逐步释放其潜力(06-21)
- 基于 SoPC 的震动信号采集设备设计(08-14)
