FPGA实战开发技巧（3）

lop Stage】：移动前级寄存器。该参数仅对FPGA 有效，用于控制在进行寄存器配平时，是否允许移动前级寄存器。如果【Register Balancing】的设置为【No】，那么该参数的设置无效。

【Move Last Flip-Flop Stage】：移动后级寄存器。该参数仅对FPGA 有效，用于控制在进行寄存器配平时，是否允许移动后级寄存器。如果【Register Balancing】的设置为【No】，那么该参数的设置无效。

【Pack I/O Registers into IOBs】：I/O 寄存器置于输入输出块。该参数仅对FPGA 有效，用于控制是否将逻辑设计中的寄存器用IOB 内部寄存器实现。在赛灵思系列FPGA 的IOB 中分别有输入和输出寄存器。如果将设计中的第一级寄存器或最后一级寄存器用IOB 内部寄存器实现，那么就可以缩短IO 引脚到寄存器之间的路径，这通常可以缩短大约1~2ns 的传输时延。默认为【Auto】。

【Slice Packing】：优化Slice 结构。该参数仅对FPGA 有效，用于控制是否将关键路径的查找表逻辑尽量配置在同一个Slice 或者CLB 模块中，由此来缩短LUT 之间的布线。这一功能对于提高设计的工作频率、改善时序特性是非常有用的。 默认为允许优化Slice 结构。

【Optimize Instantiated Primitives】：优化已例化的原语。该参数控制是否需要优化在HDL 代码中已例化的原语。默认为不优化。