由于Xilinx已经为我们做了大部分的铺垫工作,因此裸奔控制外设这一步就显得十分简单了,如果不用Linux和图形界面显示,大概我的作品早早的就完成了吧。上一次我们已经成功生成了BitStream文件,下面继续上次的操作,打开PlanAhead工程,选择Export Hardware for SDK,如下图:
![](../img/ele-ee/ee-24139uwkv3mt1tzj.jpg)
在弹出的窗口中选上Launch SDK,OK以后进入SDK界面。
![](../img/ele-ee/ee-24140tl0cqrfi4jb.jpg)
SDK界面下编写裸奔软件的方法在ZedBoard_CTT文档中已经悉数介绍了,这里和官方文档中的唯一差异就是需要添加控制AXI总线设备的底层代码。首先新建一个C工程。
![](../img/ele-ee/ee-24141kygb1iiha3s.jpg)
工程模板选择Hello World,点击Next。
![](../img/ele-ee/ee-24142s4w2udj2zmi.jpg)
BPS部分默认即可,点Finish完成。
![](../img/ele-ee/ee-24143l1h155ky1uh.jpg)
之后添加我们自己建立的my_gpio外设的控制代码。不会控制AXI总线设备?没关系,由于之前在创建外设的时候勾选了生成driver的配置项,Xilinx已经自动生成了裸奔的控制代码。代码位于XPS工程的文件目录下,兔子这里的路径是"\Hello_Zed\Hello_Zed.srcs\sources_1\edk\module_1\drivers\my_gpio_v1_00_a\src\",将里面的my_gpio.h直接拖进SDK左边的hello_world工程里,并在helloworld.c文件里添加对my_gpio.h的引用:#include "my_gpio.h" 有的童鞋可能在编译的时候会遇到问题,提示找不到xbasic_types.h文件。同时在my_gpio.h文件的左下角会显示一个小叉。
![](../img/ele-ee/ee-24144uoh00toqg2e.jpg)
出现此问题时,可以手动添加这个头文件的路径,一般就在Xilinx ISE的安装目录中,我的电脑上就是:#include"D:\Xilinx\14.2\ISE_DS\EDK\sw\XilinxProcessorIPLib\drivers\common_v1_00_a\src\xbasic_types.h" 如果这个时候编译工程不出问题,就可以开始写测试代码了。在my_gpio.h中定义了一些控制AXI总线设备寄存器的函数,如mReadSlaveReg和mWriteSlaveReg。通过这些函数就能够读写寄存器内容了。需要注意的是,想要控制外设还需要知道它的设备物理地址,该地址可以在工程中的XML文件中查看,比如在这里my_gpio设备的地址就是0x75C00000。
![](../img/ele-ee/ee-24145poi3epyoyji.jpg)
这里附上一个简单的测试例,可以测试我们的外设是否符合设计要求。其功能为:读取两个寄存器值,根据终端输入修改寄存器,最后再次读出验证修改效果。代码如下:
#include#include "platform.h"
#include "my_gpio.h"
#define MY_GPIO_ADDR 0x75C00000 //设备物理地址
int reg0, reg1;
int main(){ init_platform(); //读取寄存器初始值
printf("======= My_GPIO Test =======\n");
printf("Reading my_gpio registers...\n"); reg0 = MY_GPIO_mReadSlaveReg0(MY_GPIO_ADDR, 0); reg1 = MY_GPIO_mReadSlaveReg1(MY_GPIO_ADDR, 0);
printf("Reg0=0x%x, Reg1=0x%x\n", reg0, reg1); //向寄存器写入数据
printf("Input Reg0.\n");
scanf("%d", ®0);
printf("Input Reg1.\n");
scanf("%d", ®1);
printf("WriTIng to my_gpio registers...\n"); MY_GPIO_mWriteSlaveReg0(MY_GPIO_ADDR, 0, reg0); MY_GPIO_mWriteSlaveReg1(MY_GPIO_ADDR, 0, reg1); //读取寄存器验证修改结果
printf("Read my_gpio registers...\n"); reg0 = MY_GPIO_mReadSlaveReg0(MY_GPIO_ADDR, 0); reg1 = MY_GPIO_mReadSlaveReg1(MY_GPIO_ADDR, 0);
printf("Reg0=0x%x, Reg1=0x%x\n", reg0, reg1); cleanup_platform();
return 0;} 下面让我们将代码写入Zynq,运行一下看看吧。首先编译一下工程,完成后选择Program FPGA,为PL部分载入逻辑配置。
因为从PlanAhead导出到SDK时,已经选择了包含BitStream文件,因此这一栏已经自动完成了,未自动添加路径的可以根据图中的地址手动添加。点击Program,开始下载配置数